Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO1998027583) ELECTRONIC DEVICES AND THEIR MANUFACTURE
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten

Veröff.-Nr.: WO/1998/027583 Internationale Anmeldenummer PCT/IB1997/001529
Veröffentlichungsdatum: 25.06.1998 Internationales Anmeldedatum: 04.12.1997
IPC:
G02F 1/1368 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/45 (2006.01) ,H01L 29/49 (2006.01)
G Physik
02
Optik
F
Vorrichtungen oder Anordnungen, deren optische Arbeitsweise durch Änderung der optischen Eigenschaften des Mediums der Vorrichtungen oder Anordnungen geändert wird zum Steuern der Intensität, Farbe, Phase, Polarisation oder der Richtung von Lichtstrahlen, z.B. Schalten, Austasten, Modulieren oder Demodulieren; Techniken oder Verfahren für deren Arbeitsweise; Frequenzänderung; nichtlineare Optik; optische logische Elemente; optische Analog-Digital-Umsetzer
1
Vorrichtungen oder Anordnungen zum Steuern der Intensität, Farbe, Phase, Polarisation oder der Richtung von Lichtstrahlen einer unabhängigen Lichtquelle, z.B. Schalten, Austasten oder Modulieren; nichtlineare Optik
01
zum Steuern der Intensität, der Phase, der Polarisation oder der Farbe
13
basierend auf Flüssigkristallen, z.B. einzelne Flüssigkristall-Anzeigezellen
133
Konstruktiver Aufbau; Betrieb von Flüssigkristallzellen; Schaltungsanordnungen
136
Flüssigkristall-Zellen, baulich vereinigt mit einer Halbleiter-Schicht oder -Substrat, z.B. Zellen als Teil eines integrierten Schaltkreises
1362
Aktive matrizenadressierte Zellen
1368
mit einer Drei-Elektroden-Einrichtung als Schaltelement
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
21
Verfahren oder Geräte, besonders ausgebildet für die Herstellung oder Behandlung von Halbleiter- oder Festkörperbauelementen oder Teilen davon
02
Herstellung oder Behandlung von Halbleiterbauelementen oder Teilen davon
04
Bauelemente mit mindestens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang, Verarmungsschicht, Anreicherungsschicht
18
Bauelemente mit Halbleiterkörpern aus Elementen der Gruppe IV des Periodensystems oder AIIIBV-Verbindungen mit oder ohne Fremdstoffe, z.B. Dotierungsmaterialien
334
Mehrstufenprozess zur Herstellung von unipolaren Bauelementen
335
Feldeffekt-Transistoren
336
mit einem isolierten Gate
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
40
Elektroden
43
gekennzeichnet durch das Material, aus dem sie bestehen
45
Ohm'sche Elektroden
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
29
Halbleiterbauelemente, besonders ausgebildet zum Gleichrichten, Verstärken, Schalten oder zur Schwingungserzeugung mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht; Kondensatoren oder Widerstände mit wenigstens einer Potenzialsprung-Sperrschicht oder Oberflächensperrschicht, z.B. PN-Übergang mit Verarmungs- oder Anreicherungsschicht; Einzelheiten von Halbleiterkörpern oder von Elektroden auf diesen Halbleiterkörpern
40
Elektroden
43
gekennzeichnet durch das Material, aus dem sie bestehen
49
Metall-Isolator-Halbleiter [MIS]-Elektroden
Anmelder:
KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1 NL - 5621 BA Eindhoven, NL
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 7 Kista S-164 85 Stockholm, SE (SE)
Erfinder:
FRENCH, Ian, Douglas; NL
POWELL, Martin, John; NL
Vertreter:
STEVENS, Brian, T.; Internationaal Octrooibureau B.V. P.O. Box 220 NL-5600 AE Eindhoven, NL
Prioritätsdaten:
9626344.719.12.1996GB
Titel (EN) ELECTRONIC DEVICES AND THEIR MANUFACTURE
(FR) DISPOSITIFS ELECTRONIQUES ET LEUR FABRICATION
Zusammenfassung:
(EN) In the manufacture of a flat panel display or other large-area electronics device, a self-aligned thin-film transistor (TFT) is formed with source and drain silicide parts (31, 32) adjacent an insulated gate structure (25, 21, 22) on a silicon film (20) which provides a transistor body (20a) comprising a channel area (20b) of the transistor. The transistor has its source and drain electrode pattern (11, 12) extending under the silicon film (20). The insulated gate structure (25, 21, 22) is formed as a conductive gate (25) on an insulating film (21, 22) which is patterned together with the conductive gate (25). A silicide-forming metal (30) is deposited over the insulated gate structure (25, 21, 22) and over exposed, adjacent areas (20c and 20d) of the silicon film, and the metal is reacted to form the silicide (31, 32) with these adjacent areas of the silicon film. The unreacted metal is removed from the insulated gate structure (25, 21, 22) by means of a selective etchant to leave the source and drain silicide parts (31 and 32) self-aligned with the conductive gate (25). An electrical connection (n+; 31, 32) is formed across the thickness of the silicon film (20) between the source and drain electrode pattern (11, 12) and the respective source and drain silicide parts (31 and 32).
(FR) La présente invention concerne la fabrication d'un écran plat ou d'autres dispositif électroniques de grande surface, permettant de réaliser un transistor à couche mince (TFT) auto-aligné dont les éléments siliciure source et drain (31, 32) sont adjacents d'une structure de grille (21, 22, 25) sur une couche de silicium (20) venant constituer le corps d'un transistor (20a) dans laquelle se trouve une zone canal (20b) du transistor. Les motifs d'électrodes source et drain (11, 12) du transistor passent sous la couche de silicium (20). La structure de grille isolée (21, 22, 25) vient constituer une grille conductrice (25) sur une couche isolante (21, 22) dont la forme est réalisée en même temps que la grille conductrice (25). Le procédé consiste à déposer, sur la structure de grille isolée (21, 22, 25) ainsi que sur les zones adjacentes découvertes (20c, 20d) de la couche de silicium, un métal de formation de siliciure (30) mis à réagir de façon à former le siliciure (31, 32) avec les zones adjacentes considérées de la couche de silicium. Le procédé consiste ensuite à enlever de la structure de grille isolée (21, 22, 25) le métal n'ayant pas réagi, en utilisant pour cet enlèvement un agent de gravure sélective permettant de conserver les éléments siliciure source et drain (31, 32) en auto-alignement avec la grille conductrice (25). Une connexion électrique (n+; 31, 32) vient se former dans l'épaisseur de la couche de silicium (20) entre le motif d'électrode source et drain (11, 12) et les éléments siliciure source et drain correspondants (31, 32).
Designierte Staaten: JP, KR
Europäisches Patentamt (EPA) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Veröffentlichungssprache: Englisch (EN)
Anmeldesprache: Englisch (EN)
Auch veröffentlicht als:
EP0904601JP2000507050KR1019990087078