WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO1997033322) LEISTUNGS-FELDEFFEKT-TRANSISTOR
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/1997/033322    Internationale Anmeldenummer    PCT/EP1997/000925
Veröffentlichungsdatum: 12.09.1997 Internationales Anmeldedatum: 26.02.1997
IPC:
H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Anmelder: DAIMLER-BENZ AKTIENGESELLSCHAFT [DE/DE]; D-70546 Stuttgart (DE) (For All Designated States Except US).
KAMINSKI, Nando [DE/DE]; (DE) (For US Only).
HELD, Raban [DE/DE]; (DE) (For US Only).
KOREC, Jacek [PL/DE]; (DE) (For US Only)
Erfinder: KAMINSKI, Nando; (DE).
HELD, Raban; (DE).
KOREC, Jacek; (DE)
Vertreter: FRÖHLING, Werner; Daimler-Benz AG, Intellectual Property Management, Gebäude 17, Sedanstrasse 10, D-89077 Ulm (DE)
Prioritätsdaten:
196 08 003 04.03.1996 DE
Titel (DE) LEISTUNGS-FELDEFFEKT-TRANSISTOR
(EN) POWER FIELD EFFECT TRANSISTOR
(FR) TRANSISTOR A EFFET DE CHAMP DE PUISSANCE
Zusammenfassung: front page image
(DE)Die Erfindung betrifft einen Leistungs-Feldeffekt-Transistor mit einem auf einem Substrat angebrachten Drainkontakt, einer Driftzone, einem Gate- und einem Sourcekontakt, wobei die Elektrodenanordnung des Feldeffekt-Transistors mit einem vergrabenen Gate überwiegend vertikal ausgeführt ist, und besteht darin, daß die Kanalzone (5) im wesentlichen lateral entlang der vergrabenen Gatezone (7) und dem obenliegenden Gate (20) angeordnet ist und über ein Verbindungsgebiet (18) und ein Durchlaßgebiet (14) mit der Driftzone (4) verbunden ist.
(EN)The invention relates to a power field effect transistor with a drain contact on a substrate, a drift region, a gate and a source contact, in which the electrode arrangement of the field effect transistor is predominantly vertical with a buried gate, where the channel region (5) runs substantially laterally along the buried gate region (7) and the upper gate (20) and is connected to the drift region (4) via a connecting region (18) and a conductive region (14).
(FR)L'invention concerne un transistor à effet de champ de puissance avec un contact de drain disposé sur le substrat, une zone de migration, un contact de grille et un contact de source. La disposition des électrodes du transistor à effet de champ est conçue essentiellement de façon verticale, avec une grille enterrée. La zone de canal (5) est située pratiquement latéralement le long de la zone de grille (7) enterrée et de la grille (20) située au-dessus, et est reliée à la zone de migration (4) par l'intermédiaire d'une zone de jonction (18) et d'une zone de conduction (14).
Designierte Staaten: JP, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)