WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO1997026603) PROZESSOR ZUR BILDVERARBEITUNG
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/1997/026603    Internationale Anmeldenummer    PCT/DE1996/002404
Veröffentlichungsdatum: 24.07.1997 Internationales Anmeldedatum: 13.12.1996
Antrag nach Kapitel 2 eingegangen:    30.06.1997    
IPC:
G06F 15/173 (2006.01)
Anmelder: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
HACHMANN, Ulrich [DE/DE]; (DE) (For US Only).
RAAB, Wolfgang [DE/DE]; (DE) (For US Only).
SCHACKOW, Alexander [DE/DE]; (DE) (For US Only).
RAMACHER, Ulrich [DE/DE]; (DE) (For US Only).
SCHÜFFNY, Rene [DE/DE]; (DE) (For US Only).
BRÜLS, Nikolaus [BE/DE]; (DE) (For US Only).
GLIESE, Jörg [DE/DE]; (DE) (For US Only)
Erfinder: HACHMANN, Ulrich; (DE).
RAAB, Wolfgang; (DE).
SCHACKOW, Alexander; (DE).
RAMACHER, Ulrich; (DE).
SCHÜFFNY, Rene; (DE).
BRÜLS, Nikolaus; (DE).
GLIESE, Jörg; (DE)
Prioritätsdaten:
196 01 201.5 15.01.1996 DE
Titel (DE) PROZESSOR ZUR BILDVERARBEITUNG
(EN) IMAGE-PROCESSING PROCESSOR
(FR) PROCESSEUR DE TRAITEMENT D'IMAGES
Zusammenfassung: front page image
(DE)Der Anmeldungsgegenstand betrifft im wesentlichen eine Matrixanordnung von Prozessoreinheiten, wobei jede Prozessoreinheit neben einer arithmetisch-logischen Einheit (ALU2) und einer Ergebnisregisterbank (REGF) noch eine weitere arithmetisch-logische Einheit (ALU1), eine Multiplizier/Addier-Einheit (MA), einen Teilspeicher (ISB) eines verteilten Bildschirmausschnittspeichers und einen lokalen Allzweckspeicher (GBM) aufweist. Der Prozessor zeichnet sich durch eine hohe Bearbeitungsgeschwindigkeit bei geringer Chipfläche aus und ermöglicht eine Echtzeitverarbeitung auch bei rechenintensiven Bildverarbeitungsverfahren wie 2D-Faltung, Gabor-Transformation, Gauß- oder Laplace-Pyramide, Block Matching, DCT oder MPEG2.
(EN)The invention essentially concerns a matrix array of processor units, each processor unit having an arithmetic logic unit (ALU2) and a result-registering bank (REGF) as well as an additional arithmetic logic unit (ALU1), a multiplier/adder (MA), one storage unit (ISB) of a divided screen-section memory and a local general-purpose memory (GPM). The processor is characterized by its high data-processing speed for a small chip surface and makes real-time processing possible even with calculation-intensive image-processing techniques such as 2D-folding, Gabor transformation, Gauss or Laplace pyramids, block matching, DCT and MPEG2.
(FR)L'invention concerne essentiellement un groupement matriciel de processeurs, dans lequel chaque processeur comporte, outre une unité arithmétique et logique (ALU2) et une base de registres de résultats (REGF), une autre unité arithmétique et logique (ALU1), un multiplieur/additionneur (MA), un tampon de segments d'images (ISB) d'une mémoire de segments d'écran répartie, et une mémoire banalisée locale (GBM). Le processeur, caractérisé par une grande vitesse de traitement malgré une petite surface de puce, permet un traitement en temps réel, même pour des techniques de traitement d'images impliquant des calculs intensifs comme le pliage 2D, la transformation de Gabor, la pyramide de Gauss ou de Laplace, la mise en correspondance de blocs, la TCD ou la MPEG2.
Designierte Staaten: JP, KR, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)