WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO1996032680) ANSCHALTUNG ZUR EINKOPPLUNG VON BINÄREN STEUER- UND MELDESIGNALEN IN EINE DATENVERARBEITUNGSEINHEIT
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/1996/032680    Internationale Anmeldenummer    PCT/DE1996/000523
Veröffentlichungsdatum: 17.10.1996 Internationales Anmeldedatum: 25.03.1996
Antrag nach Kapitel 2 eingegangen:    06.11.1996    
IPC:
G05B 19/042 (2006.01)
Anmelder: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (For All Designated States Except US).
STREICHERT, Gerhard [DE/DE]; (DE) (For US Only)
Erfinder: STREICHERT, Gerhard; (DE)
Prioritätsdaten:
195 13 548.2 10.04.1995 DE
Titel (DE) ANSCHALTUNG ZUR EINKOPPLUNG VON BINÄREN STEUER- UND MELDESIGNALEN IN EINE DATENVERARBEITUNGSEINHEIT
(EN) CONNECTION FOR COUPLING BINARY CONTROL AND WARNING SIGNALS TO A DATA PROCESSING UNIT
(FR) CONNEXION DE SIGNAUX BINAIRES DE COMMANDE ET DE SIGNALISATION A UNE UNITE DE TRAITEMENT DE DONNEES
Zusammenfassung: front page image
(DE)Jedes Binärsignal (B1...Bn) wird einem separaten Vorschaltmodul (MB1...MBn) zugeführt, welches über den Prozessor (MP) anwendungsabhängig so umgeschaltet werden kann, daß dieses bei Auftreten eines aktiven Zustands des entsprechenden Binärsignals (B1...Bn) ein den normalen Programmablauf des Prozessors (MP) unterbrechendes Interruptsignal (IR1...IRn) oder ein während des normalen Programmablaufes vom Prozessor erfaßtes Statussignal (ST1...STn) erzeugt. Bevorzugt sind im Prozessor sowohl ein Register (RIR) für Interruptsignale (IR1...IRn) als auch ein Register (RST) für Statussignale (ST1...STn) vorhanden. Bei Auftreten eines Interruptsignals (IRn) wird der normale Programmablauf des Prozessors unterbrochen, der Inhalt des Registers für Interruptsignale gelesen und ein erstes Rücksetzsignal (RMI) für diejenigen Vorschaltmodule erzeugt, welche zur Erzeugung von Interruptsignalen umgeschaltet wurden. Der Inhalt des Registers für Statussignale wird im normalen Ablauf des Programmes des Prozessors gelesen und ein zweites Rücksetzsignal (RMS) für diejenigen Vorschaltmodule erzeugt, welche zur Erzeugung von Statussignalen umgeschaltet wurden. Die Erfindung ist aufgrund der Modusbitsteuerung universell sowohl für interruptfähige, eine schnelle Reaktion erfordernde Binärsignale, als auch für statusfähige, nicht zeitprior zu bearbeitende Binärsignale einsetzbar.
(EN)All binary signals (B1...Bn) are supplied to separate preswitching modules (MB1...MBn) that may be switched by processor (MP) in an application-specific manner, so that they generate an interrupt signal (IR1...IRn) that interrupts normal running of the processor (MP) program when an active state of the corresponding binary signal (B1...Bn) occurs or so that they generate a status signal (ST1...STn) acquired by the processor during normal program running. The processor preferably has a register (RIR) for interrupt signal (IR1...IRn) and a register (RST) for status signals (ST1...STn). When an interrupt signal occurs (IRn), normal running of the processor program is interrupted, the content of the register for interrupt signals is read and first reinitialisation signal (RMI) for the preswitching modules that were switched to generate interrupt signals is generated. The content of the register for status signals is read during normal running of the processor program and a second reinitialisation signal (RMS) for the preswitching modules that were switched to generate status signals is generated. Because of its modus bit control, the invention has universal applications both for interrupt binary signals that require a fast reaction and for status binary signals with a low order of processing priority.
(FR)Tous les signaux binaires (B1...Bn) sont transmis à des modules séparés de préconnexion (MB1...MBn) qui peuvent être commutés par le processeur (MP) en fonction de l'application, de façon à générer un signal d'interruption (IR1...IRn) qui interrompt l'exécution normale du programme du processeur (MP) lorsqu'un état actif du signal binaire correspondant (B1...Bn) se produit, ou à générer un signal d'état (ST1...STn) détecté par le processeur pendant l'exécution normale du programme. Le processeur comprend de préférence un registre (RIR) de signaux d'interruption (IR1...IRn) et un registre (RST) de signaux d'état (ST1...STn). Lorsqu'un signal d'interruption (IRn) est généré, l'exécution normale du programme du processeur est interrompue, le contenu du registre de signaux d'interruption est lu et un premier signal de remise à l'état initial (RMI) des modules de préconnexion commutés afin de générer les signaux d'interruption est généré. Le contenu du registre de signaux d'état est lu pendant l'exécution normale du programme du processeur et un deuxième signal de remise à l'état initial (RMS) des modules de préconnexion commutés pour générer les signaux d'état est généré. Cette commande par bit de mode permet une utilisation universelle de l'invention aussi bien pour des signaux binaires d'interruption qui requièrent une réaction rapide que pour des signaux binaires d'état à priorité réduite de traitement.
Designierte Staaten: CN, JP, KR, SG, US.
European Patent Office (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Veröffentlichungssprache: German (DE)
Anmeldesprache: German (DE)