In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

1. WO1994010631 - ANORDNUNG ZUR DATENÜBERTRAGUNG MIT EINEM PARALLELEN BUSSYSTEM

Veröffentlichungsnummer WO/1994/010631
Veröffentlichungsdatum 11.05.1994
Internationales Aktenzeichen PCT/DE1993/001037
Internationales Anmeldedatum 29.10.1993
Antrag nach Kapitel 2 eingegangen 18.05.1994
IPC
G06F 13/368 2006.01
GPhysik
06Datenverarbeitung; Rechnen oder Zählen
FElektrische digitale Datenverarbeitung
13Transfer von Information oder anderen Signalen zwischen Speichern, Eingabe/Ausgabe-Geräten oder Zentralprozessoren sowie Verbindungsanordnungen für die vorgenannte Hardware
14Behandlung von Anforderungen für gegenseitige Verbindung oder Transfer
36für den Zugriff zum gemeinsamen Bus oder Bussystem
368mit dezentralisierter Zugriffssteuerung
G06F 13/378 2006.01
GPhysik
06Datenverarbeitung; Rechnen oder Zählen
FElektrische digitale Datenverarbeitung
13Transfer von Information oder anderen Signalen zwischen Speichern, Eingabe/Ausgabe-Geräten oder Zentralprozessoren sowie Verbindungsanordnungen für die vorgenannte Hardware
14Behandlung von Anforderungen für gegenseitige Verbindung oder Transfer
36für den Zugriff zum gemeinsamen Bus oder Bussystem
368mit dezentralisierter Zugriffssteuerung
378unter Anwendung einer parallelen Abrufmethode
CPC
G06F 13/368
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
36for access to common bus or bus system
368with decentralised access control
G06F 13/378
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
36for access to common bus or bus system
368with decentralised access control
378using a parallel poll method
Anmelder
  • SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2 D-80333 München, DE (AllExceptUS)
  • ABERT, Michael [DE/DE]; DE (UsOnly)
  • BLOCK, Siegfried [DE/DE]; DE (UsOnly)
  • BOZENHARDT, Johannes [DE/DE]; DE (UsOnly)
  • LEIGSNERING, Franz [DE/DE]; DE (UsOnly)
  • PFATTEICHER, Werner [DE/DE]; DE (UsOnly)
  • SCHEWE, Franz-Clemens [DE/DE]; DE (UsOnly)
Erfinder
  • ABERT, Michael; DE
  • BLOCK, Siegfried; DE
  • BOZENHARDT, Johannes; DE
  • LEIGSNERING, Franz; DE
  • PFATTEICHER, Werner; DE
  • SCHEWE, Franz-Clemens; DE
Prioritätsdaten
P 42 37 259.304.11.1992DE
Veröffentlichungssprache Deutsch (DE)
Anmeldesprache Deutsch (DE)
Designierte Staaten
Titel
(DE) ANORDNUNG ZUR DATENÜBERTRAGUNG MIT EINEM PARALLELEN BUSSYSTEM
(EN) CONFIGURATION FOR DATA TRANSFER WITH A PARALLEL BUS SYSTEM
(FR) CONFIGURATION POUR TRANSMETTRE DES DONNEES AVEC UN SYSTEME DE BUS PARALLELE
Zusammenfassung
(DE)
Die Erfindung betrifft eine Anordnung zur Datenübertragung mit einem parallelen Busssytem, bestehend aus Adreß-, Daten- und Steuerbus, und mit mehreren daran angeschlossenen Einheiten (3, 4, 5, 6). Eine erste Steuerleitung (1) dient zur Übertragung eines Quittungssignals (Ready), mit welchem in Zugriffszyklen eine oder mehrere durch eine erste Einheit adressierte Einheiten Zugriffe quittieren. Zur Erkennung von Fehladressierungen und Zugriffen auf nicht vorhandene Einheiten ist eine zweite Steuerleitung (2) vorhanden, auf welcher der ersten Einheit durch ein Meldesignal (SR) von den übrigen angezeigt wird, ob eine der angeschlossenen Einheiten adressiert wurde. Dazu weist das Meldesignal (SR) dominante und rezessive Zustände auf. Während eines Zugriffszyklus erzeugen nur adressierte Einheiten einen dominanten Zustand. Das Meldesignal (SR) wird auch zum synchronen Mehrpunktzugriff verwendet. Die Erfindung wird angewandt in Bussystemen.
(EN)
The invention pertains to a configuration for data transfer with a parallel bus system, consisting of address, data and control buses, and with several units (3, 4, 5, 6) interfacing with them. A first control line (1) is used to send an acknowledge signal (Ready), with which one or more units addressed by a first unit acknowledge accesses in access cycles. A second control line (2) is used to detect addressing errors and accesses to non-existant units and to carry to the first unit an answering signal (SR) from the others indicating whether one of the interfaced units was addressed. To do so the answering signal (SR) has dominant and recessive statuses. During an access cycle only addressed units generate a dominant status. The answering signal (SR) is also used for synchronous multipoint access. The invention is used in bus systems.
(FR)
L'invention concerne une configuration permettant de transmettre des données avec un système de bus parallèle, comprenant des bus d'adresses, des bus de données et des bus de commande et plusieurs unités (3, 4, 5, 6) qui y sont raccordées. Une première ligne de commande (1) sert à transmettre un signal d'avis de réception (Ready) permettant d'accuser réception de l'accès d'une unité adressée ou plus par une première unité dans les cycles d'accès. Une seconde ligne de commande (2) permet de détecter des erreurs d'adresage et des accès sur des unités n'existant pas. Elle permet en outre d'indiquer à la première unité par l'intermédiaire d'un signal d'état (SR) provenant des autres, si une des unités raccordées a été adressée. A cet effet, le signal d'état (SR) présente des états dominants et récessifs. Pendant un cycle d'accès, seules les unités adressées génèrent un état dominant. Le signal d'avis (SR) est également utilisé pour l'accès multipoint synchrone. L'invention est utilisée dans les systèmes de bus.
Auch veröffentlicht als
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten