Suche in nationalen und internationalen Patentsammlungen
Einige Inhalte dieser Anwendung sind derzeit nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO1992010852) AUF EINER PLATTE GEMEINSAM HERGESTELLTE UND DANACH VEREINZELTE, GLEICHARTIGE HALBLEITER-CHIPS MIT INDIZIERUNG
Anmerkung: Text basiert auf automatischer optischer Zeichenerkennung (OCR). Verwenden Sie bitte aus rechtlichen Gründen die PDF-Version.

Auf einer Platte gemeinsam hergestellte und danach vereinzelte, gleichartige Halbleiter-Chips mit Indizierung

Stand der Technik

Die Erfindung betrifft auf einer Platte gemeinsam hergestellte und danach vereinzelte, gleichartige Halbleiter-Chips.
In bekannter Weise werden heutzutage Halbleiterbauelemente bzw. -Chips rationell auf als Wafer bezeichneten scheibenförmigen Platten hergestellt, die von stabförmigen Silicium- Einkristal len abgesägt werden. Durch verschiedene Technologien, wie Fotolithografie, Epitaxie, Diffusion, Maskierungstechnik und dgl. entstehen dann auf einer solchen Platte eine Vielzahl gleichartiger integrierter Schaltkreise, die nach Vereinzelung in einzelne Chip-Kristalle voneinander nicht mehr unterschieden werden können. Treten später gehäuft Defekte in den Schaltkreisen auf, so kann nachträglich nicht mehr festgestellt werden, ob es sich dabei um statistisch verteilte oder um in bestimmten Regionen der Platten gehäufte Defekte handelt. Für die Suche nach der Ursache der Defekte wäre es von großem Vorteil, wenn nachträglich noch die ursprüngliche Position des jeweiligen Chips auf der Platte festgestellt werden könnte.

Vorteile der Erfindung

Die erfindungsgemäße Lösung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß von den einzelnen Chips auch noch nach der Vereinzelung die frühere Position auf der Platte abgelesen werden kann. Die Einzelschicksale der Chips können dann mit deren früherer Lage auf der Platte korreliert werden. Da diese Kennzeichnungen während des Herstellungsprozesses zusammen mit den Halbleiterstrukturen der Chips angebracht werden können, erhöht sich der Herstellungsaufwand nur unwesentlich. Beispielsweise braucht lediglich die Fotomaske modifiziert zu werden, mit der dann im Planarprozess auf einfache und besonders robuste Weise alle gleichartigen Bauteile indiziert werden können.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Anspruch 1 angegebenen Halbleiter-Chips möglich.

Besonders vorteilhaft erweist sich die Anordnung der Kennzeichnungen auf zwischen den Halbleiterstrukturen (Layouts) von jeweils benachbarten Halbleiter-Chips liegenden Randbereichen. Schaltungstechnische Eingriffe und Einflüsse können dadurch vermieden werden, wobei für die Kennzeichnungen auf den Randbereichen genügend Platz zur Verfügung steht. Ein weiterer Vorteil ist die gute Ablesbarkeit der Kennzeichnungen auf diesen Randbereichen. Auch bereits
existierende Bauteile können mit derartigen Kennzeichnungen indiziert werden, ohne daß dabei die Layouts geändert werden müssen. Der Randbereich zwischen zwei Chips, der sogenannte Sägegraben, kann ohnehin bis zu einer gewissen Breite für Layout-Bestandteile nicht genutzt werden, da beim Auseinandersägen der Platte zum einen ein Streifen weggesägt wird und zum anderen Sägetoleranzen berücksichtigt werden müssen, wobei aus Gründen der Justiertoleranz die Lage der Sägespur innerhalb des Sägegrabens nicht exakt vorherbestimmt werden kann.

Zweckmäßigerweise werden die den benachbarten Halbleiter-Chips zugeordneten Kennzeichnungen auf den dazwischen lie- genden, gegenüber den Kennzeichnungen breiteren Randbereichen zum jeweils zugeordneten Halbleiter-Chip hin versetzt angeordnet. Hierdurch ist unabhängig von der Justiertoleranz der Sägespur eine einwandfreie Zuordnung der verbleibenden Kennzeichnungen zum jeweiligen Chip möglich. Die Breite der Kennzeichnungen kann dabei so bemessen werden, daß bei optimalem, mittigem Schnitt jeder Chip nach der Vereinzelung auf seinen Randbereichen nur noch die eigenen Kennzeichnungen trägt.

Wenigstens der Randbereich an einer der vier Seiten der Halbleiterstruktur wird mit wenigstens einer der Kennzeichnungen versehen. Zur Erhöhung der Ablesesicherheit auch bei fehlerhaften Einflüssen können mehrere gleichartige Kennzeichnungen vorgesehen sein. Es können auch die Randbereiche von zwei gegenüberliegenden Seiten oder von allen Seiten mit derartigen Kennzeichnungen versehen werden.

Die Ausbildung der Kennzeichnungen als Folgen von Strichoder Flächenelementen führt zu einer einfachen Realisierung und zu einer leichten Ablesbarkeit. Da diese Strich- oder Flächenelemente zweckmäßigerweise senkrecht zur Chip-Kante durch die Randbereiche verlaufen, werden sie beim Schneiden der Platte allenfalls verkürzt und verlieren daher nicht ihren Informationsinhalt.

Wegen der guten Ablesbarkeit und ihrem klaren, auch durch Fehleinflüsse kaum beeinflußbaren Informationsinhalt eignet sich vor allem eine Binärcodierung der Folgen von Strichoder Flächenelementen.

Ein weiterer Beitrag zur klaren und einfachen Ablesbarkeit kann dadurch erfolgen, daß die Kennzeichnungen jedes Halbleiter-Chips zwei im wesentlichen gleichartige, die Zeilen-und die Spalten-Nummern der jeweiligen Chip-Position angebende Bereiche aufweisen.

Weiterhin kann noch eine Markierung zur besseren Unterscheidung der beiden Bereiche vorgesehen sein. Diese kann als Richtungszeiger ausgebildet sein und vorzugsweise zum anderen Bereich und/oder zur Plattenkante hinweisen. Im einfachsten Falle kann eines der Strich- oder Flächenelemente als Markierung zur Unterscheidung der beiden Bereiche ausgebildet sein. Durch eine derartige Anordnung kann zusätzlich die Drehlage eines vereinzelten Chips festgestellt werden und darüber hinaus ist keine Verwechslung der beiden Bereiche untereinander, also von Zeilen- und Spaltennummern möglich.

Die Kennzeichnungen können in vorteilhafter Weise noch weitere chipspezifische Daten enthalten, wie Variantenkennzeichnung, Prozessmodifikation, Daten und dergleichen.

Die Anbringung der Kennzeichnungen kann prinzipiell fast in jedem Prozess-Schritt bei der Herstellung der Chips erfolgen. Ganz besonders einfach und robust können diese Kennzeichnungen als Oxidelemente im Lithografieschritt dargestellt werden, in dem zum letzten Mal Oxidfenster geöffnet werden. Beim Bipolar-Planarprozess wäre dies beispielsweise die Kontaktfensterebene. Die Indizierung erfolgt dann während des Planarprozesses ohne jeglichen zusätzlichen Aufwand. Die Oxidstruktur der Kennzeichnungen stellt sicher, daß bei späteren technologischen Analysen, bei denen das Vorderseiten-Metall entfernt werden muß, die Kennzeichnungen auch danach noch vorhanden sind.

Zur Anbringung der Kennzeichnungen sind lediglich Änderungen bei der Muttermaske nötig. Alle Kopien davon erhalten die Kennzeichnungen ohne Zusatzaufwand automatisch beim Kopieren. Bestehende Layouts können ohne weiteres noch nachträglich durch Änderung der Maske mit derartigen Kennzeichnungen versehen werden.

Ze i chn ung

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:
Figur 1 den mit binärcodierten Strichelementen versehenen
Randbereich zwischen zwei Chips in einer schematischen Darstellung,
Figur 2 binärcodierte Flächenelemente im oberen Bereich
des rechten Seitenrands eines Chips und
Figur 3 diese Flächenelemente im unteren Bereich des
linken Seitenrands desselben Chips.

Beschreibung der Ausführungsbeispiele

Die schematische Darstellung gemäß Figur 1 zeigt die Draufsicht auf einen Teilbereich 10 eines Wafers 11, auf dem eine Vielzahl von elektronische Bauteile oder elektronische
Schaltkreise enthaltende, gleichartige Chips angeordnet sind. In Figur 1 sind vier solcher Chips 12 - 15 ausschnittsweise dargestellt. Diese Chips werden durch aus der Halbleitertechnologie bekannte Verfahren auf den Wafer 11 aufgebracht, beispielsweise durch den Bipolar-Planarprozess . Die Chips sind symmetrisch in Zeilen und Spalten angeordnet, wobei der Chip 12 in Zeile 6, Spalte 10, der Chip 13 in
Zeile 6, Spalte 11, der Chip 14 in Zeile 7, Spalte 10 und der Chip 15 in Zeile 7, Spalte 11 angeordnet sein soll. Die innere Struktur der Chips ist zur Vereinfachung nicht dar-gestel lt.

Zwischen den einzelnen Chips 12 - 15 befinden sich Randbereiche 15 der Breite d, die die sogenannten Sägegräben darstellen. Diese Randbereiche 15 können bis zu einer gewissen Breite für Layout-Bestandteile der Chips nicht genutzt werden, weil beim Auseinandersägen des Wafer 11 zur Vereinzelung der Chips Sägeschnitte der Breite c durch die Randbe- reiche 16 durchgeführt werden. Streifen der Randbereiche mit der Breite c fallen dadurch weg. Der Rest der Breite muß freigehalten werden, weil aus Gründen der Justiertoleranz die Lage der Sägespur innerhalb der Randbereiche 16 nicht exakt vorhergesagt werden kann und so der Sägeschnitt ganz links am Chip 12 oder auch ganz rechts am Chip 13 liegen kann.

Anstelle der Vereinzelung der Chips durch Auseinandersägeπ des Wafer 11 können die Randbereiche 16 auch geritzt und danach gebrochen werden. In jedem Falle entfällt jedoch ein Streifen Material vom Randbereich 16.

Im vertikalen Randbereich 16 zwischen den Chips 12 und 13 bzw. den Chips 14 und 15 sind aus benörcodierten Strichelementen bestehende Kennzeichnungen vorgesehen. Diese Strichelemente verlaufen dabei senkrecht zur Kante der Halbleiterstrukturen (Layouts) der Chips, also quer durch die Randbereiche 16. Die beiden oberen, nach links versetzten Bereiche 17, 18 von Kennzeichnungen sind dem Chip 12 zugeordnet, während die unteren beiden, nach rechts versetzten Bereiche 19, 20 von Kennzeichnungen dem Chip 13 zugeordnet sind.
Dabei bilden die Bereiche 17, 18 zum Chip 12 hin einen
Sicherheitsabstand s, ebenso wie die Bereiche 19, 20 zum
Chip 13 hin. Dieser Sicherheitsabstand s dient dazu, Einflüsse der Kennzeichnungen auf die Halbleiterstrukturen der Chips mit Sicherheit auszuschließen. Durch diese Sicherheitsabstände s verringert sich die für Kennzeichnungen
nutzbare Breite der Randbereiche auf den Wert b. Zur Verdeutlichung der Funktionen und der Anordnung der Kennzeichnungen ist die Darstellung gemäß Figur 1 nicht maßstabsgetreu ausgeführt. Tatsächlich sind die Randbereiche und Kennzeichnungen im Vergleich zur Größe der Chips wesentlich kleiner.
Die Figuren 2 und 3 geben eine ungefähre Vorstellung der tatsächlichen Größenverhältnisse. Als Zahlenbeispiel sollen die folgenden Werte dienen: d = 80μm, s = 10 μm, c = 30 μm.

Bei symmetrischem Schnitt verbleibt somit jeweils ein Streifen für die Kennzeichnungen mit der Breite 15 μm.

Die Bereiche 17 und 19 geben dabei jeweils für die Chips 12 und 13 die Zeilennummer, im vorliegenden Falle für die Zeile 6 und die Bereiche 18, 20 die Spaltennummern wieder, im vorliegenden Falle für die Spalten 10 bzw. 11. Die Strichelemente in den Bereichen 17 bis 20 bestehen aus Oxid, beispielsweise aus strukturiertem Emitteroxid. Die Strichelemente stellen dabei 0-bits dar, während die freien Stellen 1-bits verkörpern. Zwischen zwei freien Stellen, also zwischen zwei 1-bits ist zur Verdeutlichung ein schmaler Oxidstreifen angeordnet. Die digitale Codierung durch die Strichelemente ist in Figur 1 durch entsprechende Zahlenangaben erläutert.

Rein technologisch gesehen, lassen sich die Kennzeichnungen in fast jedem Prozess-Schritt während der Herstellung der Chips auf den Wafer 11 aufbringen. Besonders einfach und robust können die Kennzeichnungen im Lithografieschritt dargestellt werden, in dem zum letzten Mal Oxidfenster geöffnet werden. Beim Bipolar-Planarprozess wäre dies die
Kontaktfensterebene. Hierzu muß ausschließlich die Kontaktfenstermaske bei der Herstellung im Pattern-Generator und Repeater mit den Kennzeichnungs-Strukturen neben jedem Chip versehen werden. Alle anderen Masken oder Ebenen bleiben unverändert. Im Bereich der bits wird das Oxid im Sägegraben nicht abgeätzt, sondern es wird nur da entfernt, wo in der Binärdarstellung der Spalten- oder Zeilennummern des Chips ein bit gesetzt werden soll. Die Breite des zu öffnenden Oxidfensters und der Abstand zweier benachbarten Fenster zueinander muß anhand der auftretenden Ätztoleranzen gewählt werden.

In Abwandlung der dargestellten und erläuterten Anordnung der Kennzeichnungen, kann selbstverständlich auch eine inverse Anordnung gewählt werden, bei der die Oxidelemente die 1-bits darstellen. Auch die schmalen Abstandsstreifen zwischen zwei freigeätzten Stellen können prinzipiell entfallen, da sie lediglich der besseren Lesbarkeit dienen.
Weiterhin ist es möglich, mehrere Anordnungen von Spaltenbzw. Zeilenbereichen auf einer Seite des Chips oder über mehrere Seiten verteilt anzuordnen. Beim dargestellten Ausführungsbeispiel sind die Kennzeichnungen jeweils am rechten Seitenrand oben und am linken Seitenrand unten angeordnet. Auch die oberen und unteren Ränder können mit Kennzeichnungen versehen werden.

Im günstigsten Falle erfolgt der Sägeschnitt symmetrisch, so daß ein mittlerer Streifen der Breite c entfällt. In diesem Falle bleiben auf den verbleibenden Seitenrandbereichen der vereinzelten Chips nur die jeweils zugeordneten Kennzeichnungen erhalten, was prinzipiell die günstigste Lösung darstellt. Verläuft der Sägeschnitt jedoch unsymmetrisch, was in der Praxis kaum verhindert werden kann, so können im ungünstigsten Falle auf dem schmäleren Streifen die Kennzeichnungen ganz entfallen (wenn dieser kleiner oder gleich dem Sicherheitsabstand s ist) und auf dem breiteren Streifen des benachbarten Chips sind zusätzlich noch Kennzeichnungen enthalten, die nicht diesem Chip zugeordnet sind. Eine Unterscheidung ist dennoch leicht zu treffen, da die zugeordneten Kennzeichnungen eine wesentlich größere Ausdehnung infolge der Versetzung aufweisen. Der Wegfall der Kennzeichnungen auf dem benachbarten Chip ist ebenfalls unschädlich, da diesem wiederum auf der gegenüberliegenden Seite ein breiterer Randbereich erhalten bleibt.

In Figur 2 ist der rechte obere Bereich des Chip 12 und in Figur 3 der linke untere Bereich dieses Chips in einer maßstabsgetreueren Darstellung gezeigt. Während in Figur 1 zur Vereinfachung der Darstellung nur eine 4-bit-Kennzeichnung für die Spalten- bzw. Zeilennummern vorgesehen war, ist in den Figuren 2 und 3 eine 5-bit-Kennzeichnung realisiert. Die Bereiche 17 und 18 der Kennzeichnungen sind am oberen rechten und am unteren linken Seitenrand identisch. Im Gegensatz zu Figur 1 sind sie hier als Flächenelemente dargestellt, die keine eigentliche Strichform mehr aufweisen. Am linken seitlichen Randbereich des Chip 12 ist der darauf folgende Chip 21 in der Spalte 9 angeordnet.

Das jeweils oberste Kennzeichnungselement 22 der die Spalte angebenden Bereiche 18 ist pfeilspitzenartig ausgebildet und weist vom zugeordneten Chip 12 weg und zum Randbereich des ungesagten Wafer hin. Damit kann zum einen eine sichere Unterscheidung von Zeilen- und Spaltennummern gewährleistet werden und darüber hinaus kann die frühere Drehlage auf dem Wafer beim vereinzelten Chip festgestellt werden.

Die Randbereiche 16 können darüber hinaus noch weitere chipspezifischen Daten enthalten, beispielsweise die Kennzeichnung verschiedener Varianten eines Chiptyps, Prozeßmodifikationen, Herstellungsdatum, Herstellungsort und dergleichen. Die Kennzeichnungen für diese Daten können auf den 4 Randbereichen verteilt angeordnet werden.