Suche in nationalen und internationalen Patentsammlungen
Einige Inhalte dieser Anwendung sind derzeit nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (WO1986005030) LAMINATED SEMICONDUCTOR ASSEMBLY
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten

Veröff.-Nr.: WO/1986/005030 Internationale Veröffentlichungsnummer: PCT/US1986/000339
Veröffentlichungsdatum: 28.08.1986 Internationales Anmeldedatum: 18.02.1986
IPC:
H01L 25/07 (2006.01)
H Elektrotechnik
01
Grundlegende elektrische Bauteile
L
Halbleiterbauelemente; elektrische Festkörperbauelemente, soweit nicht anderweitig vorgesehen
25
Baugruppen, die aus einer Mehrzahl von einzelnen Halbleiter- oder anderen Festkörperbauelementen bestehen
03
wobei alle Bauelemente von einer Art sind, wie sie in der gleichen Untergruppe einer der Gruppen H01L27/-H01L51/148
04
wobei die Bauelemente keine gesonderten Gehäuse besitzen
07
wobei die Bauelemente von einer Art sind, wie sie in Gruppe H01L29/87
Anmelder:
SUNDSTRAND CORPORATION [US/US]; 4751 Harrison Avenue P.O. Box 7003 Rockford, IL 61125, US
Erfinder:
SUTRINA, Thomas; US
READMAN, John; US
Vertreter:
WILLIAMSON, Harold, A.; 4751 Harrison Avenue P.O. Box 7003 Rockford, IL 61125, US
Prioritätsdaten:
703,10219.02.1985US
Titel (EN) LAMINATED SEMICONDUCTOR ASSEMBLY
(FR) AGENCEMENT SEMICONDUCTEUR LAMINE
Zusammenfassung:
(EN) The problem of compensating for dimensional differences occurring in the length of adjacent stacks of semiconductors or other electronic components in an electrical assembly of such components is avoided through the use of a plurality of housing sections (12, 14, 16), one for each stack with each housing section being comprised of stacked thin sheets (20) of electrically conductive or electrically insulating material. Some of the sheets have cutouts (42, 142) to receive semiconductors (120, 150). The stacks are tied together by ribbon-like flexible tabs (18) integral with at least some of the sheets (20) and interconnecting the housing sections (12, 14, and 16). The tabs (18) are constructed to be deformable generally independently of the other of the tabs.
(FR) On résout le problème qui consiste à compenser les différences dimensionnelles entre la longueur de piles adjacentes de semiconducteurs ou d'autres composants électroniques dans un ensemble électrique de ces composants en utilisant une pluralité de sections de boîtier (12, 14, 16), une pour chaque pile, chaque section de boîtier comprenant de minces feuilles (20) empilées de matériau électriquement conducteur ou électriquement isolant. Certaines feuilles ont des ouvertures (42, 142) pour recevoir des semiconducteurs (120, 150). Les piles sont reliées ensemble par des languettes flexibles (18) allongées, intégralement construites avec au moins certaines feuilles (20) de façon à interconnecter les sections de boîtier (12, 14 et 16). Les languettes (18) sont construites pour être déformables, en général indépendamment des autres languettes.
Designierte Staaten: DE, GB, JP
Europäisches Patentamt (EPA) (AT, BE, CH, DE, FR, GB, IT, LU, NL, SE)
Veröffentlichungssprache: Englisch (EN)
Anmeldesprache: Englisch (EN)
Also published as:
EP0214230