In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

1. KR1020180022835 - RRAM 디바이스들에서의 필라멘트 국소화, 에지 효과 감소, 및 형성/스위칭 전압 감소를 위한 기법들

Anmerkung: Text basiert auf automatischer optischer Zeichenerkennung (OCR). Verwenden Sie bitte aus rechtlichen Gründen die PDF-Version.
청구의 범위
청구항 1
저항성 랜덤 액세스 메모리 디바이스로서,

기판;

상기 기판 상부에 배치된 제1 전극;

상기 제1 전극 상부에 배치된 제2 전극; 및

상기 제1 전극과 상기 제2 전극 사이에 배치된 저항성 랜덤 액세스 메모리 옥사이드 층을 포함하고,상기 저항성 랜덤 액세스 메모리 옥사이드 층은 상기 제2 전극과 상기 저항성 랜덤 액세스 메모리 옥사이드 층 사이의 계면에서 리세스(recess)를 갖는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 2
제1항에 있어서,

상기 제1 전극, 제2 전극, 및 저항성 랜덤 액세스 메모리 옥사이드 층의 외주(perimeter) 상에 배치된 층간 유전체를 더 포함하는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 3
제1항에 있어서,

상기 저항성 랜덤 액세스 메모리 옥사이드 층과 상기 제1 전극 사이에 배치된 산소 교환 층을 더 포함하는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 4
제1항에 있어서,

상기 리세스의 단면의 적어도 하나는 v-형상 또는 정사각형-형상인, 저항성 랜덤 액세스 메모리 디바이스.
청구항 5
제1항에 있어서,

상기 제1 전극 또는 상기 제2 전극 중의 적어도 하나는 티타늄 나이트라이드(titanium nitride)를 포함하는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 6
제1항에 있어서,

상기 제2 전극의 적어도 일부분은 상기 리세스 내에 배치되는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 7
저항성 랜덤 액세스 메모리 디바이스로서,

제1 전극;

상기 제1 전극 상부에 배치된 저항성 랜덤 액세스 메모리 옥사이드 층;

상기 저항성 랜덤 액세스 메모리 옥사이드 층 상부에 배치된 옥사이드 층 - 상기 옥사이드 층은 상기 저항성 랜덤 액세스 메모리 옥사이드 층의 최상부 부분으로 연장되는 중심 부분에서 리세스 영역을 가짐 -; 및

상기 옥사이드 층 상부에 배치된 제2 전극을 포함하는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 8
제7항에 있어서,

상기 리세스의 단면은 v-형상 또는 정사각형-형상인, 저항성 랜덤 액세스 메모리 디바이스.
청구항 9
제7항에 있어서,

상기 옥사이드 층의 최상부에, 그리고 상기 리세스 영역 내에 배치된 산소 교환 층을 더 포함하는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 10
제7항에 있어서,

상기 제1 전극과 상기 저항성 랜덤 액세스 메모리 층 사이에 배치된 금속 층을 더 포함하는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 11
제10항에 있어서,

상기 금속 층은 은 또는 구리를 포함하는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 12
제7항에 있어서,

상기 저항성 랜덤 액세스 메모리 옥사이드 층은 상기 제1 전극 상에 배치되는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 13
제7항에 있어서,

상기 옥사이드 층은 상기 저항성 랜덤 액세스 메모리 옥사이드 층 상에 배치되는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 14
제7항에 있어서,

상기 리세스 영역은 제1 리세스 및 제2 리세스를 가지는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 15
제14항에 있어서,

상기 제1 리세스는 상기 제2 리세스의 구역(area)보다 더 큰 구역을 가지는, 저항성 랜덤 액세스 메모리 디바이스.
청구항 16
저항성 랜덤 액세스 메모리 디바이스를 형성하는 방법으로서,

기판 상부에 제1 전극을 형성하는 단계;

상기 제1 전극의 측방향 부분들(lateral portions) 상에 유전체 영역을 형성하는 단계;

상기 제1 전극 및 상기 유전체 영역들 상부에 저항성 랜덤 액세스 메모리 층을 형성하는 단계;

상기 저항성 랜덤 액세스 메모리 옥사이드 층 내에 리세스 영역을 형성하는 단계;

상기 저항성 랜덤 액세스 메모리 옥사이드 층 상부에 제2 전극을 형성하는 단계 - 상기 제2 전극의 일부분은 상기 리세스 영역을 충전(fill)함 -;

상기 제1 전극의 상기 측방향 부분들 상의 상기 유전체 영역을 노출시키기 위하여 상기 제2 전극 및 상기 저항성 랜덤 액세스 메모리 옥사이드 층을 패턴화하는 단계; 및

상기 제2 전극 및 상기 저항성 랜덤 액세스 메모리 옥사이드 층의 측방향 부분들을 커버하기 위하여 상기 제1 전극의 상기 측방향 부분들 상의 상기 유전체 영역을 연장하는 단계를 포함하는, 방법.
청구항 17
제16항에 있어서,

상기 리세스 영역을 형성하는 단계는,

제1 구역을 가지는 제1 리세스를 형성하는 단계, 및 제2 구역을 가지는 제2 리세스를 형성하는 단계를 포함하고, 상기 제1 구역은 상기 제2 구역보다 더 작은, 방법.
청구항 18
제17항에 있어서,

상기 리세스 영역을 형성하는 단계는,

상기 저항성 랜덤 액세스 메모리 옥사이드 층 상에 하드마스크 층을 형성하는 단계;

상기 하드마스크 층 내에 개구부를 형성하는 단계;

상기 개구부 내에 스페이서 재료를 형성하는 단계; 및

상기 리세스 영역을 저항성 랜덤 액세스 메모리 옥사이드 층의 최상부 중심 부분으로 에칭하는 단계를 포함하고, 상기 리세스 영역을 에칭하는 것은 상기 제1 리세스를 형성하는, 방법.
청구항 19
제18항에 있어서,

상기 리세스 영역 내에서 제2 리세스를 에칭하는 단계를 더 포함하는, 방법.
청구항 20
제16항에 있어서,

상기 제1 전극 상에 산소 교환 층을 형성하는 단계를 더 포함하고, 상기 산소 교환 층은 상기 제1 전극과 상기 저항성 랜덤 액세스 메모리 옥사이드 층 사이에 배치되는, 방법.
청구항 21
제16항에 있어서,

상기 제1 전극 상에 금속 층을 형성하는 단계를 더 포함하고, 상기 금속 층은 상기 제1 전극과 상기 저항성 랜덤 액세스 메모리 옥사이드 사이에 배치되는, 방법.
청구항 22
컴퓨팅 디바이스로서,

마더보드;

상기 마더보드 상에 장착된 프로세서; 및

상기 프로세서와 동일한 칩 상에서 제조되거나, 상기 마더보드 상에 장착된 통신 칩을 포함하고,상기 프로세서는, 기판;

상기 기판 상부에 배치된 제1 전극;

상기 제1 전극 상부에 배치된 제2 전극; 및

상기 제1 전극과 상기 제2 전극 사이에 배치된 저항성 랜덤 액세스 메모리 옥사이드 층을 포함하고,상기 저항성 랜덤 액세스 메모리 옥사이드 층은 상기 제2 전극과 상기 저항성 랜덤 액세스 메모리 옥사이드 층 사이의 계면에서 리세스를 갖는, 컴퓨팅 디바이스.
청구항 23
제22항에 있어서,

상기 리세스의 단면의 적어도 하나는 v-형상 또는 정사각형-형상인, 컴퓨팅 디바이스.
청구항 24
제22항에 있어서,

상기 저항성 랜덤 액세스 메모리 옥사이드 층과 상기 제1 전극 사이에 배치된 산소 교환 층을 더 포함하는, 컴퓨팅 디바이스.
청구항 25
제22항에 있어서,

상기 제2 전극의 적어도 일부분은 상기 리세스 내에 배치되는, 컴퓨팅 디바이스.