In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

Gehe zu Anmeldung

1. JP2004303745 - CAPACITIVE ELEMENT AND ITS FABRICATING PROCESS

Document

Description

Title of Invention 容量素子およびその製造方法  

Claims

1   2   3   4   5   6   7   8   9    

Drawings

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19    

Description

容量素子およびその製造方法

[]
【0001】
【発明の属する技術分野】
本発明は各種電子機器に用いる特に容量精度の高い容量素子およびその製造方法に関するものである。
【0002】
【従来の技術】
従来の容量素子の容量値の調整方法は後工程においてレーザなどの加工法を用いて電極を切断除去する方法などが知られている。この従来の調整方法について図面を用いて説明する。図18(a)は従来の容量素子の構造を示す断面模式図であり、図18(b)は平面模式図である。この従来の容量素子は基板51の上に下部電極52が形成され、この下部電極52の上に誘電体層53が形成され、この誘電体層53の上に下部電極52と接続されないように上部電極54が形成されて容量素子を形成している。また下部電極52と表面電極55との間に抵抗体56が形成されている。
【0003】
この容量素子において、基板51の材料はアルミナ、窒化アルミニウム等のセラミック、石英ガラス、単結晶シリコンまたはセラミック基板の上にガラスグレーズを形成したものなどが知られている。また前記下部電極52は白金、パラジウム、銀などの貴金属やチタン、クロム、ニッケル、コバルト、モリブデン、タングステン、タンタルなどの高融点金属、酸化ルテニウムなどの導電性酸化物、またはこれらの組合せによる積層膜で構成したものが知られている。
【0004】
さらに、誘電体層53は酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛等の誘電体材料から構成したものが知られている。
【0005】
また、上部電極54および表面電極55は前述の貴金属、アルミニウム、銅などの低抵抗金属、またはこれら低抵抗金属と前記高融点金属や赤外線を吸収しやすい材料との積層膜から構成したものが知られている。また抵抗体56はニッケル−クロム−アルミニウム合金、クロム−シリコン合金、酸化ルテニウム、カーボン等が知られている。
【0006】
このような構成からなる容量素子における容量値の調整方法は、コンデンサ部の容量を測定しながら図18(b)に示すようにレーザなどの加工法を用いて上部電極54を熱的に切断することにより、下部電極52に対向する上部電極54の面積を減少させる方法で行っていた(例えば、特許文献1参照)。
【0007】
また、他の容量値の調整方法としては、図19に示すように下部電極52あるいは上部電極54を長さの異なる櫛形状に形成し、このうちの一部の櫛状部分を選択的に切断することにより、下部電極52と対向する上部電極54の面積を減少させて、所望の容量値に調整する方法も知られている(例えば、特許文献2参照)。
【0008】
【特許文献1】
特開平8−162369号公報
【特許文献2】
特開昭63−196027号公報
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来の容量素子においては、上部電極54をレーザ加工法で熱切断して下部電極52との対向面積を減少させる方法で容量の調整を行っているため、容量値を小さくする方向にしか調整できないという問題点を有していた。
【0010】
本発明は上記従来の問題点を解決するもので、容量値の調整を増減両方向に行うことを可能にした容量素子およびその製造方法を提供することを目的とするものである。
【0011】
【課題を解決するための手段】
上記課題を解決するために本発明の請求項1に記載の発明は、基板と、この基板の上に少なくとも三箇所以上に分離して設けた第一の下部電極、第二の下部電極および第三の下部電極と、前記第一の下部電極の上に重なりながら基板の上に渡って連続して設けた誘電体層と、この誘電体層の上から第二の下部電極の上に渡って第一の下部電極と接続しないように設けた第一の抵抗体層と、第三の下部電極の上から基板の上を経由し第一の下部電極または第二の下部電極あるいは第四の下部電極の上に渡って設けた第二の抵抗体層と、少なくとも第一の抵抗体層の上と、この第一の抵抗体層の上から第一の下部電極の上の誘電体層の上に渡って設けた上部電極とからなる容量素子であり、これにより、上部電極を形成する前に第一の抵抗体層で容量値の測定を行い、この容量値に応じて第一の抵抗体層より広い面積で下部電極と対向している上部電極の面積を所望の容量値に合わせて設定可能になる容量精度の高い容量素子を実現することができる。
【0012】
本発明の請求項2に記載の発明は、第二の抵抗体層と第二および第三の下部電極との接続部近傍から前記第二および第三の下部電極の上に渡って連続して設けられ、且つ互いに分離している第二および第三の上部電極を有する請求項1に記載の容量素子であり、これにより、第二の抵抗体層の幅方向に対して第二および第三の上部電極の形成位置を変更しても、抵抗体として作用する第二の抵抗体層の長さが変化しないことから抵抗値が変化しない高精度な容量素子を実現することができる。
【0013】
本発明の請求項3に記載の発明は、第二の上部電極および第三の上部電極を第二の抵抗体層の上から基板の上に渡って設けた請求項2に記載の容量素子であり、これにより、第二の抵抗体層の幅方向に対して第二および第三の上部電極の形成位置を変更しても、抵抗体として作用する第二の抵抗体層の幅が変化しないことから抵抗値が変化しない高精度な容量素子を実現することができる。
【0014】
本発明の請求項4に記載の発明は、少なくとも基板の上に第一の上部電極の位置決めを行うための容量調整用ガイドパターンを設けた請求項1に記載の容量素子であり、これにより、所望の容量値に合わせて上部電極を形成する位置を容易に調整することができる。
【0015】
本発明の請求項5に記載の発明は、第一の抵抗体層の抵抗率が第一の下部電極および第一の上部電極よりも高く、且つ第一の抵抗体層の厚さが第一の下部電極および第一の上部電極よりも薄い請求項1に記載の容量素子であり、これにより、抵抗体層の単位面積あたりの抵抗値を大きくすることができ、高い抵抗値の抵抗体を小さな面積で作製することができる。
【0016】
本発明の請求項6に記載の発明は、基板の上に少なくとも三箇所以上に分離して設けた第一の下部電極、第二の下部電極および第三の下部電極を形成する工程と、少なくとも第一の下部電極の一部の上から基板の上に渡って連続して誘電体層を形成する工程と、この第一の下部電極の上の誘電体層の上から第二の下部電極の上に渡って第一の下部電極と接続しないように第一の抵抗体層を形成する工程と、この第一の抵抗体層と同時に第三の下部電極の上から基板の上を経由して第一の下部電極または第二の下部電極あるいは第四の下部電極の上に渡って連続して第二の抵抗体層を形成する工程と、少なくとも第一の抵抗体層の上とこの第一の抵抗体層の上から第一の下部電極の上の誘電体層の上に渡って上部電極を形成する工程とからなる容量素子の製造方法であり、これにより、上部電極を形成する前に第一の抵抗体層で容量値の測定を行い、この容量値に応じて第一の抵抗体層より広い面積で下部電極と対向している上部電極の面積を所望の容量値に合わせて設定可能になる高精度な容量素子の製造方法を実現することができる。
【0017】
本発明の請求項7に記載の発明は、第一の上部電極の形成と同時に第二の上部電極および第三の上部電極を形成する請求項6に記載の容量素子の製造方法であり、これにより、抵抗体層の抵抗値は第二の上部電極と第三の上部電極との間隔で決定することができるため、抵抗値を一定に保ったまま第一の上部電極で容量値の調整を行うことができることから高精度な容量素子の製造方法を実現することができる。
【0018】
本発明の請求項8に記載の発明は、第一の下部電極、第二の下部電極および第三の下部電極の形成と同時に、基板の上に第一の上部電極の位置決めを行うための容量調整用ガイドパターンを形成する請求項6に記載の容量素子の製造方法であり、これにより、上部電極の位置決めガイドを工程を増加させずに形成することができる。
【0019】
本発明の請求項9に記載の発明は、第一の抵抗体層と第二の抵抗体層を形成した後第一の下部電極と第一の抵抗体層で挟まれた誘電体層の容量値を測定する工程と、測定した容量値に応じて第一の上部電極を形成する位置を容量調整用ガイドパターンに沿って容量調整用マーカの位置を調整する工程を含む請求項8に記載の容量素子の製造方法であり、これにより、誘電体層の単位面積あたりの容量値を上部電極形成前に求めることができるため、所望の容量値に合わせて上部電極を形成する位置を決めることができる。
【0020】
【発明の実施の形態】
以下、本発明の容量素子およびその製造方法について実施の形態および図面を用いて説明する。
【0021】
(実施の形態1)
以下、本発明の実施の形態1および図1〜図9により、請求項1、2、4〜9に記載の発明について説明する。
【0022】
図1は本発明の実施の形態1における容量素子の構成を説明するための模式断面図であり、図2〜図7は製造方法を説明するための工程の平面模式図である。
また図8および図9は容量素子の容量値を調整するための方法を説明するための平面模式図である。
【0023】
図1において、11はセラミックやガラスあるいはシリコン等からなる基板である。この基板11の上面には、互いに分離された位置に第一の下部電極12a、第二の下部電極12b、第三の下部電極12cおよび後述する容量調整用ガイドパターン18と容量調整用マーカ19を有し、これらはチタンや白金、銀、アルミニウム等の金属からなるものである。この第一の下部電極12aの上の一部から基板11の上に渡る部位には誘電体層13を設け、この誘電体層13はチタン酸バリウムやチタン酸ストロンチウム、チタン酸鉛、酸化シリコン等の誘電体材料からなるものである。
【0024】
また、前記誘電体層13の第一の下部電極12aの上にあたる領域の一部から第二の下部電極12bに渡る部位には第一の抵抗体層14aを設け、第二の下部電極12bの上から第三の下部電極12cの上に渡る部位には第二の抵抗体層14bを設ける。これらはニッケル−クロム−アルミニウム合金や、クロム−シリコン合金、銅−ニッケル合金等の下部電極12a〜12cおよび上部電極15a〜15cに比較し抵抗率の高い金属材料からなるものである。
【0025】
さらに、前記第一の抵抗体層14aの上と第一の抵抗体層14aで被覆されていない前記第一の下部電極12aの上の誘電体層13の上に渡る部位には第一の上部電極15aを設け、前記第二の抵抗体層14bの上と第二の下部電極12bの上に渡る部位に第二の上部電極15bを、また第二の抵抗体14bと第三の下部電極12cの上部に掛けて第三の上部電極15cを設ける。このように、前記第一の抵抗体層14aの上にも第一の上部電極15aを設けることにより、抵抗を低くすることができるから高周波領域においても優れた容量素子として用いることができる。また第二の抵抗体層14bの長さ方向に対して第二の上部電極15bおよび第三の上部電極15cの形成位置を変更しても、抵抗体として作用する第二の抵抗体層14bの長さが変化しないことから抵抗値が変化しない高精度な容量素子を実現することができる。そしてこれらはアルミニウムやチタン、白金、銅、ニッケル等の金属からなるものである。
【0026】
さらに、この上部電極15a〜15cあるいは下部電極12a〜12cの電気的接点を取り出すために必要な部位の上には端子電極17を設ける。これは金や銀、ハンダ等の金属からなるものである。
【0027】
また、上述した下部電極12a〜12c、誘電体層13、抵抗体層14a〜14c、上部電極15a〜15c、容量調整用ガイドパターン18および容量調整用マーカ19の上には端子電極17を除いて保護膜16を設ける。これは酸化シリコンや窒化シリコン、酸化アルミニウム等の無機絶縁膜や、ポリイミドやエポキシ、フェノール樹脂といった有機絶縁膜から構成されるものである。
【0028】
以上のように構成された容量素子は誘電体層13を挟んで対向する第一の下部電極12aと第一の抵抗体層14aおよび第一の上部電極15aとでコンデンサ素子を形成し、第二の上部電極15bおよび第三の上部電極15cの間の第二の抵抗体層14bで抵抗素子を形成している。
【0029】
以上のように構成された容量素子について、以下にその製造方法を図面を参照しながら説明する。
【0030】
図2〜図7は本発明の実施の形態1における容量素子の製造工程を示す平面模式図である。
【0031】
まず、図2に示すように、基板11の上に下部電極12a、12b、12cと容量調整用ガイドパターン18を設ける。このとき、これらは蒸着やスパッタリングといった薄膜形成法により全面に金属膜を形成した後フォトリソグラフィー法により個別に分割する方法(以下薄膜形成法と記述)や、印刷−焼成法を用いて個別に形成する方法(以下印刷法と記述)を用いて行われる。
【0032】
次に、図3に示すように、誘電体層13を第一の下部電極12aの上から基板11の上に渡って薄膜形成法や印刷法を用いて設ける。
【0033】
次に、図4に示すように、抵抗体層14a,14bを薄膜形成法や印刷法を用いて設ける。このとき、第一の抵抗体層14aは第一の下部電極12aの上の誘電体層13の上の一部から基板11の上を経て第二の下部電極12bの上に渡って設ける。また、第二の抵抗体層14bは第二の下部電極12bの上から基板11の上を経て第三の下部電極12cの上に渡って設ける。これらの抵抗体層14a,14bを形成する位置は下部電極12a,12b,12cの位置を基準として相対位置を合わせて形成する。また高い抵抗値が必要な場合には、単位面積あたりの抵抗値が高くなるようにこの抵抗体層14a,14bの厚さを薄く形成することにより、所望の抵抗値を有する抵抗素子を形成することができる。
【0034】
次に、この状態で第一の下部電極12aと第一の抵抗体層14aとの間で、容量測定を行い、誘電体層13の単位面積あたりの容量値を求め、この容量値と容量素子として所望の容量値を得るための設計値との比により、所望の容量値を得るための容量調整用ガイドパターン18の基準位置からの上部電極15a〜15cの位置調整量を求める。この方法については後述する。
【0035】
次に、図5に示すように、上部電極15a〜15cを薄膜形成法や印刷法を用いて設ける。このとき第一の上部電極15aは第一の抵抗体層14aの上と、ここから第一の抵抗体層14aで被覆されていない第一の下部電極12aの上の誘電体層13の上に渡る部位に設ける。
【0036】
また、第二の上部電極15bおよび第三の上部電極15cは、第二の抵抗体層14bの上の第二の下部電極12bおよび第三の下部電極12cの近傍からそれぞれの上部に渡って設ける。この上部電極15a〜15cを形成する位置は上述した容量値の測定結果から求めた設計値との比により、所望の容量値を得るための容量調整用ガイドパターン18の基準位置からの位置調整量に従い、前記容量調整用ガイドパターン18に沿って容量調整用マーカ19の位置を調整して形成する。また、このとき第二の抵抗体層14bの抵抗値は第二の上部電極15bおよび第三の上部電極15cの間隔によって決めることができる。
【0037】
次に、図6に示すように、保護膜16を薄膜形成法や印刷法を用いて設ける。このとき、保護膜16は少なくとも基板11の表面が露出していない部位にも設けるが、後述する端子電極17を形成する部位は除いて設ける。
【0038】
最後に、図7に示すように、端子電極17を薄膜形成法や印刷法あるいはメッキ法を用いて設けて、容量素子を完成することができる。
【0039】
以上のように構成・製造された容量素子において、次にその容量値の調整方法について図8および図9を用いて説明する。
【0040】
通常、容量素子は設計値に対して誘電体層13の厚さや誘電率の製造バラツキにより、第一の下部電極12aと第一の抵抗体層14aとの間で測定された容量値にバラツキが生じる。特に、薄膜形成プロセスにおける平面方向への寸法のズレは±1μm以下に制御することが可能であるので、容量値のバラツキ原因は殆ど誘電体層13の厚みと誘電率のバラツキに基因している。
【0041】
図5の上部電極15a〜15cの位置が設計値どおりの測定値が得られたときの基準位置とすると、図4に示す第一の下部電極12aと第一の抵抗体層14aとの間で測定した容量値が設計値より小さい場合には、第一の下部電極12aと第一の上部電極15aとの対向面積を増やす必要がある。これを解決するため、図8に示すように上部電極15aの形成位置を上記対向面積が増えるように調整変更して形成する。また逆に測定値が大きい場合には図9に示すように対向面積が小さくなるように形成位置を変更して形成する必要がある。
【0042】
この形成位置の調整変更は上部電極15aの形成に薄膜形成法を用いる場合にはそのフォトマスクの位置合わせの際において、また印刷法を用いる場合にはそのスクリーン版の位置合わせの際において、基板11の上に設けられた容量調整用ガイドパターン18と前述のフォトマスクあるいはスクリーン版に設けた容量調整用マーカ19を合わせる位置により上部電極15aを形成する位置を調整する方法で行う。具体的には、設計値どおりの測定値が得られた場合には容量調整用ガイドパターン18の基準点に容量調整用マーカ19を合わせることで設計値どおりの上部電極15aの位置で設計値どおりの容量を得ることができる(図5の状態)が、下部電極12aと第一の抵抗体層14a間の容量の測定値が小さい場合には、容量調整用ガイドパターン18の繰り返し目盛りに沿ってフォトマスクあるいはスクリーン版上の容量調整用マーカ19の位置をあらかじめ求めておいた検量線などに基づいて第一の下部電極12aと第一の上部電極15aとの対向面積が増える方向(図8中における左方向)にずらすことにより所望の特性になるように変更することができる。また逆に測定値が大きい場合には、図9に示すように対向面積が小さくなるように容量調整用マーカ19をずらして上部電極15aを設けることにより同様に変更できる。
【0043】
以上のように、この容量調整用ガイドパターン18と容量調整用マーカ19を用いた調整方法により容量を増加させる側にも減少させる側にも調整することが可能となるものである。
【0044】
なお、フォトマスクあるいはスクリーン版上に設けた容量調整用マーカ19はそのまま上部電極15aとともに基板11の上に転写される。なお、この容量調整用マーカ19は基板11の上に形成しなくてもよく、光学的あるいは機構的に容量調整用マーカ19の役割をはたす方法であれば良い。
【0045】
またこのとき、第二の抵抗体層14bの上に第二の上部電極15bおよび第三の上部電極15cを形成しているため、第一の上部電極15aの形成位置を変更しても第二の上部電極15bと第三の上部電極15cとの相対位置は変化しないため、抵抗体として作用する第二の抵抗体層14bの長さは変化せず、抵抗値を一定に保つことができるものである。
【0046】
以上のように、本実施の形態1における容量素子は少なくとも第一の下部電極12aの一部の上から基板11の上に渡って連続して設けた誘電体層13と、この第一の下部電極12aの上の誘電体層13の上から第二の下部電極12bの上に渡って第一の下部電極12aと接続しないように連続して設けた第一の抵抗体層14aと、第三の下部電極12cの上から基板11の上を経由し第一の下部電極12aまたは第二の下部電極12bの上に渡って連続して設けた第二の抵抗体層14bと、第一の抵抗体層14aの上から第一の下部電極12aの上の誘電体層13の上に渡って設けた第一の上部電極15aと、第二の抵抗体層14bの上の下部電極12との接続部近傍から、それぞれの下部電極12の上に渡って連続して設けられ、且つ互いに分離している第二の上部電極15bおよび第三の上部電極15cを備えることにより、第一の下部電極12aと第一の抵抗体層14aとの間の容量値に応じて上部電極15を形成する位置を変更することが可能なので、容量値を増加させる側にも減少させる側にも調整可能な容量素子を実現することができる。
【0047】
また、前記の構成のように第二の抵抗体層14bの上に第二の上部電極15bと第三の上部電極15cとを備えることにより、上部電極15を形成する位置を容量調整用ガイドパターン18に応じて変更させた場合においても第二の抵抗体層14bの抵抗体として作用する長さが変わらないようにすることができるため、抵抗体部の抵抗値を変化させずに容量の調整を行うことができる。
【0048】
なお、本実施の形態1では第一の上部電極15aと第二の上部電極15bを連続させて設けた例で説明したが、これらは共に第二の下部電極12bに接続して設けているため、分離させて形成してもよい。
【0049】
(実施の形態2)
以下、本発明の実施の形態2および図10〜図17により、請求項3に記載の発明について説明する。
【0050】
図10〜図15は本発明の実施の形態2における容量素子の製造工程を示す平面模式図である。また図16および図17は本発明の実施の形態2における容量素子の容量値の調整方法を示す平面模式図である。
【0051】
図10〜図15において基本的な構成は実施の形態1と同様であり、まず図10に示すように、基板11の上に下部電極12a,12b,12c,12dと容量調整用ガイドパターン18を設ける。
【0052】
次に、図11に示すように、誘電体層13を第一の下部電極12aの上から基板11の上を経て第二の下部電極12bの上に渡って設け、その後図12に示すように第一、第二の抵抗体層14a,14bを設ける。このとき、第一の抵抗体層14aは第一の下部電極12aの上の誘電体層13の上の一部から第二の下部電極12bの上に渡って設ける。また第二の抵抗体層14bは第三の下部電極12cの上から基板11の上を経て第四の下部電極12dの上に渡って設ける。
【0053】
次に、この状態で第一の下部電極12aと第一の抵抗体層14aとの間で容量測定を行い、誘電体層13の単位面積あたりの容量値を求め、この容量値と容量素子として所望の容量値を得るための設計値との比により、所望の容量値を得るための容量調整用ガイドパターン18の基準位置からの上部電極15a,15b,15c,15dの位置調整量を求める。
【0054】
このようにして図13に示すように所望の容量値になるように上部電極15a,15b,15c,15dを設ける。ここで、15dは第一の下部電極12aに接続されているが、この上部電極15dは端子電極17への接続を確実なものとするためのものであり、必要がなければ設けなくても良い。
【0055】
次に、図14に示すように保護膜16を設けた後、図15に示すように端子電極17を設けて容量素子を完成することができる。
【0056】
特に、本実施の形態2における実施の形態1と異なる点は第四の下部電極12dを備えた点と、第二の抵抗体層14bを第三の下部電極12cから第四の下部電極12dに渡って形成した点と、第二の上部電極15bと第三の上部電極15cをそれぞれ第三の下部電極12cと第四の下部電極12dの上から第二の抵抗体層14bの上に渡って設け、且つ各々第二の抵抗体層14bの上から基板11の上に渡って形成した点である。
【0057】
また、設計値に対して、第1の下部電極12aと第一の抵抗体層14aとの間で測定された容量値のバラツキに応じて上部電極15a,15b,15c,15dの形成位置を容量調整用ガイドパターン18に沿って容量調整用マーカ19を合わせる位置を変更することにより第一の上部電極15aの形成位置を変更することで容量値の調整を行う方法は実施の形態1と同様である。実施の形態1と異なる点は、本実施の形態2においては第二の上部電極15bと第三の上部電極15cを第二の抵抗体層14bから基板11の上に渡って形成しているため、図16および図17に示すように第二の抵抗体層14bの幅方向に第二の上部電極15b、第三の上部電極15cの形成位置を変更しても第二の上部電極15bと第三の上部電極15cは第二の抵抗体層14bを幅方向で常に覆うことが可能となるため、抵抗値を一定に保つことができることにより容量値の調整範囲を広くすることができる点である。すなわち第二の抵抗体層14bの長さ方向と幅方向との2方位で第一の上部電極15aの形成位置を変更することが可能となり、容量の調整幅を大きくすることができるものである。また、抵抗体層14bの長さ方向での調整ピッチと幅方向での調整ピッチとを異ならせることにより、より細やかな容量の調整を行うことが可能となるものである。
【0058】
以上のように、本実施の形態2における容量素子は第二の上部電極15bと第三の上部電極15cを第二の抵抗体層14bから基板11の上に渡って形成することにより、第二の抵抗体層14bの幅方向に第二の上部電極15b、第三の上部電極15cの形成位置を変更しても抵抗値を一定に保つことができることにより容量値の調整範囲を広くすることができる。
【0059】
なお、本実施の形態2では基板11はセラミックやガラスあるいはシリコン等からなると説明したが、セラミックを使用する場合には表面にガラスや耐熱性有機物等からなる下地層を設けることにより、ガラスやシリコンを使用した場合と同様の表面の平滑性を得ることができ、容量素子の特性を安定させることが可能であるという更なる効果を奏するものである。
【0060】
また、容量素子の上に容量調整用ガイドパターン18および容量調整用マーカ19が存在する例で説明したが、この容量素子が連続して複数個連なった状態で上部電極15a,15b,15c,15dの形成工程までを行う場合には、全ての容量素子に容量調整用ガイドパターン18および容量調整用マーカ19を設ける必要はなく、一部の領域にのみ容量調整用ガイドパターン18および容量調整用マーカ19を残して、他の容量素子から容量調整用ガイドパターン18および容量調整用マーカ19をなくし、基板11の上でのコンデンサ領域や抵抗領域の有効利用面積率を増加させることが可能となる。
【0061】
また、コンデンサ素子と抵抗体素子を連結して形成する場合には第一の上部電極15aと第二の上部電極15b或いは第三の上部電極15cとを連続して設けてもよい。同様に第一の抵抗体層14aと第二の抵抗体層14bとを連続して設けてもよい。
【0062】
【発明の効果】
以上のように本発明は、少なくとも三箇所以上に分離して設けた下部電極と、少なくとも第一の下部電極の一部の上から基板の上に渡って連続して設けた誘電体層と、この第一の下部電極の上の誘電体層の上から第二の下部電極の上に渡って第1の下部電極と接続しないように連続して設けた第一の抵抗体層と、第三の下部電極の上から基板の上を経由し第一の下部電極または第二の下部電極あるいは第四の下部電極の上に渡って連続して設けた第二の抵抗体層と、少なくとも第一の抵抗体層の上から第一の下部電極の上の誘電体層の上に渡って設けた上部電極とからなるという構成を有しており、これにより、上部電極を形成する前に第一の抵抗体層で容量値の測定を行い、この容量値に応じて第一の抵抗体層より広い面積で下部電極と対向している上部電極の面積を所望の容量値に合わせて増加側にも減少側にも設定可能な高精度な容量素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における容量素子の断面模式図
【図2】本発明の実施の形態1における容量素子の製造工程を示す平面模式図
【図3】同平面模式図
【図4】同平面模式図
【図5】同平面模式図
【図6】同平面模式図
【図7】同平面模式図
【図8】本発明の実施の形態1における容量素子の容量値の調整方法を示す平面模式図
【図9】同平面模式図
【図10】本発明の実施の形態2における容量素子の製造工程を示す平面模式図
【図11】同平面模式図
【図12】同平面模式図
【図13】同平面模式図
【図14】同平面模式図
【図15】同平面模式図
【図16】本発明の実施の形態2における容量素子の容量値の調整方法を示す平面模式図
【図17】同平面模式図
【図18】(a)従来の容量素子の構造と容量の調整方法を説明するための断面図
(b)同平面図
【図19】従来の他の容量素子の構造と容量の調整方法を説明するための平面図
【符号の説明】
11 基板
12a 第一の下部電極
12b 第二の下部電極
12c 第三の下部電極
12d 第四の下部電極
13 誘電体層
14a 第一の抵抗体層
14b 第二の抵抗体層
15a 第一の上部電極
15b 第二の上部電極
15c 第三の上部電極
15d 第四の上部電極
16 保護膜
17 端子電極
18 容量調整用ガイドパターン
19 容量調整用マーカ

Claims

[1]
基板と、この基板の上に少なくとも三箇所以上に分離して設けた第一の下部電極、第二の下部電極および第三の下部電極と、前記第一の下部電極の上に重なりながら基板の上に渡って連続して設けた誘電体層と、この誘電体層の上から第二の下部電極の上に渡って第一の下部電極と接続しないように設けた第一の抵抗体層と、第三の下部電極の上から基板の上を経由し第一の下部電極または第二の下部電極あるいは第四の下部電極の上に渡って設けた第二の抵抗体層と、少なくとも第一の抵抗体層の上とこの第一の抵抗体層の上から第一の下部電極の上の誘電体層の上に渡って設けた上部電極とからなる容量素子。
[2]
第二の抵抗体層と第二および第三の下部電極との接続部近傍から前記第二および第三の下部電極の上に渡って連続して設けられ、且つ互いに分離している第二および第三の上部電極を有する請求項1に記載の容量素子。
[3]
第二の上部電極および第三の上部電極を第二の抵抗体層の上から基板の上に渡って設けた請求項2に記載の容量素子。
[4]
少なくとも基板の上に第一の上部電極の位置決めを行うための容量調整用ガイドパターンを設けた請求項1に記載の容量素子。
[5]
第一の抵抗体層の抵抗率が第一の下部電極および第一の上部電極よりも高く、且つ第一の抵抗体層の厚さが第一の下部電極および第一の上部電極よりも薄い請求項1に記載の容量素子。
[6]
基板の上に少なくとも三箇所以上に分離して設けた第一の下部電極、第二の下部電極および第三の下部電極を形成する工程と、少なくとも第一の下部電極の一部の上から基板の上に渡って連続して誘電体層を形成する工程と、この第一の下部電極の上の誘電体層の上から第二の下部電極の上に渡って第一の下部電極と接続しないように第一の抵抗体層を形成する工程と、この第一の抵抗体層と同時に第三の下部電極の上から基板の上を経由して第一の下部電極または第二の下部電極あるいは第四の下部電極の上に渡って連続して第二の抵抗体層を形成する工程と、少なくとも第一の抵抗体層の上とこの第一の抵抗体層の上から第一の下部電極の上の誘電体層の上に渡って上部電極を形成する工程とからなる容量素子の製造方法。
[7]
第一の上部電極の形成と同時に第二の上部電極および第三の上部電極を形成する請求項6に記載の容量素子の製造方法。
[8]
第一の下部電極、第二の下部電極および第三の下部電極の形成と同時に、基板の上に第一の上部電極の位置決めを行うための容量調整用ガイドパターンを形成する請求項6に記載の容量素子の製造方法。
[9]
第一の抵抗体層と第二の抵抗体層を形成した後第一の下部電極と第一の抵抗体層で挟まれた誘電体層の容量値を測定する工程と、測定した容量値に応じて第一の上部電極を形成する位置を容量調整用ガイドパターンに沿って容量調整用マーカの位置を調整する工程を含む請求項8に記載の容量素子の製造方法。

Drawings

[ Fig. 1]

[ Fig. 2]

[ Fig. 3]

[ Fig. 4]

[ Fig. 5]

[ Fig. 6]

[ Fig. 7]

[ Fig. 8]

[ Fig. 9]

[ Fig. 10]

[ Fig. 11]

[ Fig. 12]

[ Fig. 13]

[ Fig. 14]

[ Fig. 15]

[ Fig. 16]

[ Fig. 17]

[ Fig. 18]

[ Fig. 19]