Einige Inhalte dieser Anwendung sind momentan nicht verfügbar.
Wenn diese Situation weiterhin besteht, kontaktieren Sie uns bitte unterFeedback&Kontakt
1. (EP2959603) VORRICHTUNG UND VERFAHREN ZUR DURCHFÜHRUNG EINER DOPPELTEN KORRELATION

Anmeldenummer: 14706680 Anmeldedatum: 21.02.2014
Veröffentlichungsnummer: 2959603 Veröffentlichungsdatum: 30.12.2015
Veröffentlichungsart : B1
PCT-Aktenzeichen: Anmeldenummer: GB2014050512 ; Veröffentlichungsnummer: Anklicken zur Anzeige der Daten
IPC:
H04B 1/709
H Elektrotechnik
04
Elektrische Nachrichtentechnik
B
Übertragung
1
Einzelheiten von Übertragungssystemen, soweit sie nicht von einer einzigen der Gruppen H04B3/-H04B13/138; Einzelheiten von Übertragungssystemen, die nicht durch das zur Übertragung verwendete Medium gekennzeichnet sind
69
Spread-Spectrum-Techniken
707
mittels Direct-Sequence-Modulation
709
Korrelatorstruktur
Anmelder: CASCODA LTD
Erfinder: BRUCHNER WOLFGANG
Prioritätsdaten: 201303154 22.02.2013 GB
2014050512 21.02.2014 GB
201361768010 22.02.2013 US
Titel: (DE) VORRICHTUNG UND VERFAHREN ZUR DURCHFÜHRUNG EINER DOPPELTEN KORRELATION
(EN) APPARATUS AND METHOD TO PERFORM A DOUBLE CORRELATION
(FR) APPAREIL ET PROCÉDÉ POUR EFFECTUER UNE DOUBLE CORRÉLATION
Zusammenfassung: front page image
(EN) An apparatus is described for performing a correlation function on a received signal and a plurality of predetermined chip codes from a communication standard. The apparatus comprising: a first plurality of logic gates configured as a multiplier unit operable to receive a signal sampled at a predetermined sampling frequency, and to perform predetermined multiplication operations on the input signal in accordance with the correlation function; a first memory unit operable to receive and store multiplication values from the first plurality of logic gates; a second memory unit having stored therein values from predetermined multiplication operations performed on the plurality of chip codes in accordance with the correlation function; and a second plurality of logic gates configured as an adder unit to receive multiplication values outputted from the first memory unit and the second memory unit and to sum the multiplication values from the first memory unit taking into account the multiplication values in the from the second memory unit.
(FR) L'invention concerne un appareil pour exécuter une fonction de corrélation sur un signal reçu et une pluralité de codes de puce prédéterminés à partir d'une norme de communication. L'appareil comprend : une première pluralité de grilles logiques conçues en tant qu'unité de multiplication fonctionnant pour recevoir un signal échantillonné à une fréquence d'échantillonnage prédéterminée, et pour effectuer des opérations de multiplication prédéterminées sur le signal d'entrée en fonction de la fonction de corrélation; une première unité de mémoire fonctionnant pour recevoir et stocker des valeurs de multiplication provenant de la première pluralité de grilles logiques; une seconde unité de mémoire dans laquelle sont stockées des valeurs provenant d'opérations de multiplication prédéterminées effectuées sur la pluralité de codes de puce en fonction de la fonction de corrélation; et une seconde pluralité de grilles logiques conçues en tant qu'unité d'addition pour recevoir les valeurs de multiplication délivrées par la première unité de mémoire et de la seconde unité de mémoire, et pour totaliser les valeurs de multiplication provenant de la première unité de mémoire prenant en compte les valeurs de multiplication provenant de la seconde unité de mémoire.