In Bearbeitung

Bitte warten ...

Einstellungen

Einstellungen

Gehe zu Anmeldung

1. DE102004040973 - Integrierte Schaltkreis-Anordnung und Schaltkreis-Array

Amt Deutschland
Aktenzeichen/Anmeldenummer 102004040973
Anmeldedatum 24.08.2004
Veröffentlichungsnummer 102004040973
Veröffentlichungsdatum 02.03.2006
Veröffentlichungsart A1
IPC
H01L 23/6
H02H 9/04
HElektrotechnik
02Erzeugung, Umwandlung oder Verteilung von elektrischer Energie
HSchutzschaltungsanordnungen
9Schutzschaltungsanordnungen zum Begrenzen von Überstrom oder Überspannung ohne Abschalten
04auf Überspannung ansprechend
CPC
H01L 27/0251
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
0203Particular design considerations for integrated circuits
0248for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
0251for MOS devices
Anmelder INFINEON TECHNOLOGIES AG
Erfinder TIEBOUT MARC
STREIBL MARTIN
KIENMAYER CHRISTOPH
Titel
(DE) Integrierte Schaltkreis-Anordnung und Schaltkreis-Array
Zusammenfassung
(DE)

Die Erfindung betrifft eine integrierte Schaltkreis-Anordnung, mit einem ersten Anschluss, der auf ein erstes Versorgungspotential bringbar ist, mit einem zweiten Anschluss, der auf ein zweites Versorgungspotential bringbar ist, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Versorgungspotentialpfad gebildet ist, mit einem Electrostatic-Discharge-Element zumindest in dem Versorgungspotentialpfad, mit einem Signaleingangspad, an dem ein Eingangssignal anlegbar ist, mit einem Signalausgang, an dem ein Ausgabesignal bereitstellbar ist, mit einer ersten Induktivität, die zwischen dem Signaleingangspad und dem Signalausgang angeordnet ist, und mit einer zweiten Induktivität, die zwischen dem Signalausgang und dem ersten Anschluss angeordnet ist.

Auch veröffentlicht als