WIPO logo
Mobil | Englisch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Suche in nationalen und internationalen Patentsammlungen
World Intellectual Property Organization
Suche
 
Durchsuchen
 
Übersetzen
 
Optionen
 
Aktuelles
 
Einloggen
 
Hilfe
 
Maschinelle Übersetzungsfunktion
1. (WO2003079550) IMPLEMENTATION OF WIDE MULTIPLEXERS IN RECONFIGURABLE LOGIC
Aktuellste beim Internationalen Büro vorliegende bibliographische Daten   

TranslationÜbersetzung: Original-->Deutsch
Veröff.-Nr.:    WO/2003/079550    Internationale Anmeldenummer    PCT/IB2003/000967
Veröffentlichungsdatum: 25.09.2003 Internationales Anmeldedatum: 17.03.2003
IPC:
H03K 19/173 (2006.01)
Anmelder: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (For All Designated States Except US).
LEIJTEN-NOWAK, Katarzyna [PL/NL]; (NL) (For US Only)
Erfinder: LEIJTEN-NOWAK, Katarzyna; (NL)
Vertreter: DE JONG, Durk, J.; Philips Intellectual Property & Standards, Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Prioritätsdaten:
02076049.2 18.03.2002 EP
Titel (EN) IMPLEMENTATION OF WIDE MULTIPLEXERS IN RECONFIGURABLE LOGIC
(FR) IMPLANTATION DE GRANDS MULTIPLEXEURS DANS UNE LOGIQUE RECONFIGURABLE
Zusammenfassung: front page image
(EN)A reconfigurable processing device comprising one or more reconfigurable processing units is disclosed. At least a processing unit includes a computational unit having a preprocessing module for receiving n input signals, and s1 selection signals, and providing k output signals wherein k < n+s1. The computational unit further comprises a m-output look-up table being addressed by the k output signals of the preprocessing module and an output multiplexer for selecting one of the m output signals of the look-up table under control of s2 further selection signals. This allows for the implementation of relatively large multiplexers also in architectures using multi-bit output LUTs. In addition a reconfigurable processing unit is described having an input multiplexer for selecting input signal from a communication network, which input multiplexer is configurable statically or dynamically.
(FR)L'invention concerne un dispositif de traitement reconfigurable comprenant une ou plusieurs unités de traitement reconfigurables. Au moins une unité de traitement comprend une unité de calcul comportant un module de prétraitement pour recevoir n signaux d'entrée, et s1 signaux de sélection ; et fournir k signaux de sortie, k < n+s1. L'unité de calcul comprend de plus une table de conversion à m signaux de sortie, à laquelle sont appliqués les k signaux de sortie du module de prétraitement, et un multiplexeur de sortie pour sélectionner un des m signaux de sortie de la table de conversion, sous la commande de s2 signaux de sélection. Ce système permet d'implanter des multiplexeurs relativement grands dans des architectures utilisant des tables de conversion multibit. Outre l'unité de traitement reconfigurable, l'invention concerne un multiplexeur d'entrée servant à sélectionner un signal d'entrée provenant d'un réseau de communication, ledit multiplexeur pouvant être configuré statiquement ou dynamiquement.
Designierte Staaten: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Veröffentlichungssprache: English (EN)
Anmeldesprache: English (EN)