بعض محتويات هذا التطبيق غير متوفرة في الوقت الحالي.
إذا استمرت هذه الحالة ، يرجى الاتصال بنا علىتعليق وإتصال
1. (WO2019065494) CIRCUIT BOARD, METHOD FOR DESIGNING CIRCUIT BOARD, AND SEMICONDUCTOR DEVICE
أحدث البيانات الببلوغرافية المتوفرة لدى المكتب الدوليتقديم ملاحظات

رقم النشر: WO/2019/065494 رقم الطلب الدولي: PCT/JP2018/035026
تاريخ النشر: 04.04.2019 تاريخ الإيداع الدولي: 21.09.2018
التصنيف الدولي للبراءات:
H01L 23/12 (2006.01)
Description not available in lang ar
المودعون:
アイシン・エィ・ダブリュ株式会社 AISIN AW CO., LTD. [JP/JP]; 愛知県安城市藤井町高根10番地 10, Takane, Fujiicho, Anjo-shi, Aichi 4441192, JP
المخترعون:
成瀬峰信 NARUSE Takanobu; JP
الوكيل:
特許業務法人R&C R&C IP LAW FIRM; 大阪府大阪市北区中之島三丁目3番3号 3-3, Nakanoshima 3-chome, Kita-ku, Osaka-shi, Osaka 5300005, JP
بيانات الأولوية:
2017-19184329.09.2017JP
العنوان (EN) CIRCUIT BOARD, METHOD FOR DESIGNING CIRCUIT BOARD, AND SEMICONDUCTOR DEVICE
(FR) CARTE DE CIRCUITS IMPRIMÉS, PROCÉDÉ DE FABRICATION DE CARTE DE CIRCUITS IMPRIMÉS ET DISPOSITIF À SEMICONDUCTEURS
(JA) 回路基板、回路基板の設計方法、及び半導体装置
الملخص:
(EN) This circuit board (1) that has an upper surface on which a semiconductor module is mounted and a lower surface on which connection terminals (14) are provided is configured such that at least some of the connection terminals (14) are provided with connection pins. The connection terminals (14) include: a drive terminal (14D) for driving the semiconductor module; and a function terminal (14F) for connecting the semiconductor module to another function unit. The respective positions of the drive terminals (14D) in divided regions (D1-D4), which are obtained by dividing the circuit board (1) into quarters, are symmetric with respect to the center (O) of the circuit board (1).
(FR) La présente invention concerne cette carte de circuits imprimés (1) qui présente une surface supérieure sur laquelle un module à semiconducteurs est monté et une surface inférieure sur laquelle des bornes de connexion (14) sont prévues, qui est conçue de sorte qu'au moins certaines des bornes de connexion (14) sont pourvues de broches de connexion. Les bornes de connexion (14) comprennent : une borne de commande (14D) destinée à commander le module à semiconducteurs ; et une borne de fonction (14F) destinée à connecter le module à semiconducteurs à une autre unité fonctionnelle. Les positions respectives des bornes de commande (14D) dans des régions divisées (D1-D4), qui sont obtenues en divisant la carte de circuits imprimés (1) en quartiers, sont symétriques par rapport au centre (O) de la carte de circuits imprimés (1).
(JA) 上面に半導体モジュールが搭載され、下面に接続端子(14)が設けられた回路基板(1)において、少なくとも一部の接続端子(14)には接続ピンが設けられている。接続端子(14)には、半導体モジュールを駆動するための駆動端子(14D)と、半導体モジュールと他の機能部とを接続するための機能端子(14F)とが含まれる。回路基板(1)を4分割した分割領域(D1~D4)のそれぞれにおける駆動端子(14D)の配置が、回路基板(1)の中心(O)に対して点対称となっている。
front page image
الدول المعيّنة: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
المنظمة الإقليمية الأفريقية للملكية الفكرية (الأريبو) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
المكتب الأوروبي الآسيوي للبراءات (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
المكتب الأوروبي للبراءات (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
المنظمة الأفريقية للملكية الفكرية (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
لغة النشر: ياباني (JA)
لغة الإيداع: ياباني (JA)