بعض محتويات هذا التطبيق غير متوفرة في الوقت الحالي.
إذا استمرت هذه الحالة ، يرجى الاتصال بنا علىتعليق وإتصال
1. (WO2019064368) PHASE ANALYSIS CIRCUIT
Document

明 細 書

発明の名称 位相分析回路

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

非特許文献

0005  

発明の概要

発明が解決しようとする課題

0006   0007   0008  

課題を解決するための手段

0009  

発明の効果

0010   0011  

図面の簡単な説明

0012  

発明を実施するための形態

0013   0014   0015   0016   0017   0018   0019   0020  

実施例 1

0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033  

実施例 2

0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049  

実施例 3

0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096  

実施例 4

0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113  

実施例 5

0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129  

実施例 6

0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151  

産業上の利用可能性

0152  

符号の説明

0153  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25  

明 細 書

発明の名称 : 位相分析回路

技術分野

[0001]
 本発明は、ADコンバータによる振幅の瞬時計測に対応する、到来する互に直交する信号組の位相の瞬時値を、外部から供給される参照位相基準信号を基準に、位相2πをn分割する離散分析値とそれを補間する連続値との2つの相補分析値として、瞬時に並列に常時出力する位相分析回路に関する。

背景技術

[0002]
 交番信号を媒体にして行われる情報通信は、交番信号の振幅と位相と周波数との少なくとも1つを、伝達したい情報で変調することで行われる。
[0003]
 直交分解されたI信号とQ信号とで表現された交番信号の瞬時振幅は、2つのADコンバータを利用することにより、サンプルした時点の振幅を離散化されたデータとして、入手可能である。このため、これら複数組のデータ組群から、交番信号の振幅と周波数とをフーリエ変換法等の従来技術により求める手法が広く用いられている。
[0004]
 なお、超微細の周波数分析(ドップラーシフト分析)を行ったものとして、非特許文献1が知られている。

先行技術文献

非特許文献

[0005]
非特許文献1 : Suminori Nishie, Masato Akagi: “Acoustic Sound Source Tracking for A Moving Object Using Precise Doppler-Shift Measurement”, EUSIPCO 2013 1569746251, Sep. 2013, Morocco

発明の概要

発明が解決しようとする課題

[0006]
 しかしながら、従来技術の方法は、“所定の時間幅でサンプリングする振幅計測”に基づく複数のデータから、標本化定理を用いて処理するので、分析周波数幅に対する最短分析時間に限界がある。
[0007]
 また、得られた分析結果は、補間連続分析結果の無い離散分析結果のみであるため、送信情報復元に際しての処理法の選択範囲に限界がある。更に、送信回路と受信回路とのそれぞれに正確な基準周波数の供給回路を必要とする為、両回路の小型化、低価格化を図れない。
[0008]
 本発明の課題は、到来する互に直交する信号組の位相の瞬時値を、位相2πをn分割する離散分析値とそれを補間する連続値との2つの相補分析値として瞬時に並列に常時出力することができる位相分析回路を提供することにある。

課題を解決するための手段

[0009]
 本発明の位相分析回路は、互に直交する第1のI信号と第1のQ信号からなる入力信号組に対して、互に直交する第2のI信号群と第2のQ信号群からなり且つ各々の信号群が同一周波数で且つ同一振幅で互に位相2πをn分割する位相差を有するn組の信号組からなるn組の多位相区切周波数信号組群の位相差に応じて、並列に位相シフト処理を施し、互に直交する第3のI信号群と第3のQ信号群とからなるn組の位相シフト直交信号組群を生成する並列位相シフト回路と、並列位相シフト回路からのn組の位相シフト直交信号組に基づき、n個の離散値からなる離散信号群を生成するとともに、前記離散信号群を補間する信号群であって且つn以下の所望の個数k個の連続正接信号群を生成する位相離散連続計測回路とを備える。

発明の効果

[0010]
 本発明によれば、位相離散連続計測回路の離散連続分析処理により、離散信号群と連続正接信号群との相補分析値を瞬時に並列に出力することができる。また、16以上のn組の多位相区切周波数信号組群の位相区切効果に裏打ちされた高確度分析能と、位相2πをn分割する位相分解能の離散幅で分析する高分解分析能とを行うことができる。
[0011]
 また、高確度分析能と高分解能分析能とを併せ持つ相補分析を、アナログ回路の並列同時処理形式により、瞬時出力を常時遂行する高速分析を行える。本発明は、分析対象である入力信号の振幅変化が位相分析誤差増大への直接的な原因にならない耐雑音耐性に強い分析方法を行える。

図面の簡単な説明

[0012]
[図1] 図1は、実施例1の位相分析回路の構成図である。
[図2] 図2は、実施例2の並列位相シフト回路の構成図である。
[図3] 図3は、実施例2のIQ信号位相シフト回路の構成図である。
[図4] 図4は、実施例2のn個の多位相区切周波数信号組群のn個の“区切点”のコンステレーションの説明図である。
[図5] 図5は、実施例3の位相離散連続計測回路の構成図である。
[図6] 図6は、実施例3の正接回路の構成図である。
[図7] 図7は、実施例3の正接生成回路の構成図である。
[図8] 図8は、実施例3の副主値検出回路の構成図である。
[図9] 図9は、実施例3の副商位置検出回路の構成図である。
[図10] 図10は、実施例3の主象限位置検出回路の構成図である。
[図11] 図11は、実施例3の最小位置検出回路の構成図である。
[図12] 図12は、実施例3の正接信号出力回路の構成図である。
[図13] 図13は、実施例3の位相離散連続計測回路の動作説明図である。
[図14] 図14は、実施例3の位相離散連続計測回路の出力信号の中の離散値と補間連続値との時間変化のシミュレーション例を示す図である。
[図15] 図15は、実施例4のIQ加算位相計測回路の構成図である。
[図16] 図16は、実施例4のIQ信号加算回路の構成図である。
[図17] 図17は、実施例4のI信号加算回路の構成図である。
[図18] 図18は、実施例4のQ信号加算回路の構成図である。
[図19] 図19は、実施例4のIQ信号加算回路の動作説明図である。
[図20] 図20は、実施例5の位相解析回路の構成図である。
[図21] 図21は、実施例5の周波数変換直交分解回路の構成図である。
[図22] 図22は、実施例5の零近傍逆正接回路の構成図である。
[図23] 図23は、実施例5のL次近似逆正接回路の構成図である。
[図24] 図24は、実施例5のl次近似項生成回路の構成図である。
[図25] 図25は、実施例5のL次近似出力信号の誤差シミュレーション結果図である。

発明を実施するための形態

[0013]
 本発明は、入力信号組の位相を、外部位相基準信号を基準にして、位相2πを16以上のn分割する離散分析値と、その離散分析幅の間を補間する連続分析値(アナログ分析値)との2つの値の瞬時値の常時分析を、アナログ並列処理回路により実現する。
[0014]
 処理は、入力信号に完全独立分析である。但し、入力周波数は分析対象周波数範囲である場合を処理対象とする。処理に当たり、アンサンブル平均を行うことによる回路定数のバラツキ、ジッター、白色雑音の影響の軽減策を試みる。
[0015]
 以下、本発明を6つの実施例に基づいて説明する。実施例1は、位相分析回路を説明する。位相分析回路は、並列位相シフト回路と位相離散連続計測回路とを備える。実施例2は、並列位相シフト回路の詳細を説明する。実施例3は、位相離散連続計測回路の詳細を説明する。
[0016]
 位相離散連続計測回路は、基本型とIQ加算型との2つの回路構成を開示する。実施例3は、基本型の位相離散連続計測回路を説明する。実施例4は、IQ加算型の位相離散連続計測回路を説明する。IQ加算型の位相離散連続計測回路は、実施例3で説明する基本型の位相離散連続計測回路に、IQ加算処理を行う為の処理機能を付加する回路を開示する。
[0017]
 実施例5は、位相解析回路を説明する。位相解析回路は、周波数変換直交分解回路と実施例1で説明する位相分析回路とを備える。実施例6は、零近傍逆正接回路を例として補間連続値の近似度を高めるL次近似逆正接回路を説明する。
[0018]
 最初に本発明の位相計測の概要を説明する。本発明は、交番する入力信号の商位相と剰余位相とに対比させて、位相2πをn分割した副商位相とこれを補間する副剰余位相との2つの量に着目し、2つの量を2πの中を分割する複数組の信号として、自律分散型の処理回路により並列に検出する。
[0019]
 本発明は、所望の時刻における入力信号の副商位相と副剰余位相とを常時並列計測する。その際、雑音や回路定数のバラツキ等の影響を軽減する状態で検出する。
[0020]
 各図において、1つの実線に、これと斜交する棒線(スラッシュ記号)を配して、群信号を表す。スラッシュ記号の本数に応じて添字を伴わせる。また、以下に説明する添字jは数値範囲を指定していない限り、0~n-1の“0”含む自然数である。添字kは、数値範囲を指定していない限り、-2~+2の整数である。
実施例 1
[0021]
 次に、実施例1の位相分析回路10の構成を図1を用いて説明する。位相分析回路10は、入力信号組の位相の瞬時値を、互に位相の異なる複数の基準位相信号組群を基準に、瞬時に複数の分析信号を並列に出力する。位相分析回路10は、互に直交する一方信号10pIと他方信号10pQからなる入力信号組を入力し、互に直交する一方信号群10qIjと他方信号群10qQjからなる多位相区切周波数信号組群10qIQjを入力し、副主値位置信号群11qjと連続正接信号群11rkとを生成する。また、位相分析回路10は、基準信号1p(例えばアース電位)を入力する端子1aを有する。位相分析回路10は、自律分散処理型の並列位相シフト回路20と、自律分散処理型の位相離散連続計測回路11とを有する。
[0022]
 並列位相シフト回路20は、離散分析値である離散信号と、離散信号を補間する連続正接信号に対応する陰(implicit)の信号を生成する。位相離散連続計測回路11は、陰の信号から陽(explicit)の信号を生成する。
[0023]
 並列位相シフト回路20は、互に直交する一方信号10pIと他方信号10pQからなる入力信号組と、互に直交する一方信号群10qIjと他方信号群10qQjからなり且つ各々の信号群が同一周波数で且つ同一振幅で互に位相2πをn分割する位相差を有するn組の信号組からなるn組の多位相区切周波数信号組群10qIQjとを入力する。並列位相シフト回路20は、入力信号組に、多位相区切周波数信号組群10qIQjの位相差に応じて、並列に位相シフト処理を施し、互に直交する一方信号群20rIjと他方信号群20rQjとからなるn組の位相シフト直交信号組群20rIQjを生成する。並列位相シフト回路20は、互に直交する一方信号群20rIjと他方信号群20rQjとからなる位相シフト直交信号組群20rIQjを位相離散連続計測回路11内の副主値検出回路33に出力する。
[0024]
 位相離散連続計測回路11は、並列位相シフト回路20からの位相シフト直交信号組群20rIQjに、位相離散連続計測処理を施して、副主値位置信号群11qjと連続正接信号群11rkを生成する。位相離散連続計測回路11は、並列位相シフト回路20からのn組の位相シフト直交信号組20rIQjに位相離散連続分析処理を施し、得られたn個の離散信号群10rjを出力し、且つn以下の所望の個数k個の連続正接信号の出力個数をkとして、l1=(1-k)/2、且つl2=(k-1)/2としたときに、連続正接信号群10rk(k=l1、l2)を出力する。ここに信号群10rjは信号群11qjと同じであり、信号群10rkは、信号群11rkと同じである。
[0025]
 多位相供給回路2は、位相分析回路10に、互に直交する多位相区切周波数信号組群10qIQjを供給する。多位相供給回路2から同時並列に一括して供給される互に直交する多位相区切周波数信号組群10qIQjの一方信号群10qIjと、他方信号群10qQjとの振幅は、全て実質的に同じ値に設定され、且つ一方信号群10qIjと他方信号群10qQjとの位相は、以下の様に設定する。
[0026]
 全てのjに亘って、添字jが同じである信号組10qIQjの一方信号10qIjと他方信号10qQjとの時間平均位相の差は、90°進み、或は、90°遅れ、の何れか一方に設定する。全てのjに亘って、添字jが隣り合う信号組10qIjと信号組10qIj+1との時間平均位相の増加或は減少の時間平均位相の差は、位相2π(360°)を16以上の自然数nにて分割した位相差に設定する。
[0027]
 次に、位相分析回路10の動作について説明する。本発明の動作を説明する前に、従来技術のFFT等が利用するADコンバータの構成機能の概要を説明する。ADコンバータは、所望の計測指令ストローブ信号により指定された時刻の、瞬時振幅を、所望の離散分解能を有する離散値のみを出力する機能を有する。
[0028]
 この離散値を得る為に、ADコンバータは、それ自身に搭載された複数の基準振幅信号を利用する。本発明の位相分析回路10は、所望の計測指令ストローブ信号により指定された時刻の瞬時位相を、16以上の自然数をnとして、位相2πをn分割した離散分解能を有する離散信号群を出力する機能を少なくとも有する。
[0029]
 この離散信号群を得る為に、本発明の回路は、外部から供給する複数組の多位相区切周波数信号組群(基準位相信号)10qIQjを利用する。本発明の位相分析回路10は、更に、離散信号群を補間する連続正接信号をも出力する。即ち、離散分析値と、それを補間する連続分析値との相補2分析信号の出力を同時瞬時に行う。
[0030]
 前記連続分析値は、例えば、マルチパス信号やドップラーシフト信号の混在の影響軽減や、送信回路と、受信回路と、の周波数基準信号の周波数不一致の程度を検出する際にも有効に利用できる。この様なことは、ADコンバータ+FFT等の従来技術では、出来ないが、これが本発明では可能となる。
[0031]
 本発明の位相分析回路によれば、離散分析値と連続分析値とを出力する相補分析ができる。また、16以上のn組の外部参照基準信号組群の位相区切効果に裏打ちされた高確度分析能と、位相2πを前記nで分割する位相分解能の離散幅で分析する高分解分析能とを実現することできる。さらに、前記高確度分析能と高分解能分析能とを併せ持つ相補分析を、アナログ回路の並列同時処理形式により、瞬時出力を常時遂行する高速分析が可能となる。
[0032]
 正接生成回路32だけに、“出力端子から自己の入力端子にのみ信号を戻す”帰還回路の使用を想定するものの、その他は、全て、一方向処理の完全並列バランス型の自律分散処理型の回路形式である。
[0033]
 従って、トランジスタの処理時間、結線のリードインダクタンス及び浮遊容量での伝播遅延時間等のみで遅れが生ずるのみである。240GHzのFD SOI が実用化されるので、十分に高速となる。さらに、位相分析は、本質的に、分析対象である入力信号の振幅変化が分析誤差増大への直接的な原因にならない。
実施例 2
[0034]
 次に、実施例2の並列位相シフト回路20の構成を図2を用いて説明する。並列位相シフト回路20は、互に直交する入力信号組IQと多位相区切周波数信号組群10qIQjの中のj番目の組10qIQjとに、IQ信号位相シフト処理を施し、得られた位相シフト直交信号組20rIQjを出力するn個の自律分散処理型のIQ信号位相シフト回路21jを備える。IQ信号位相シフト回路21jは、図3に示すように、第1乗算回路211と、第2乗算回路213と、第1加減算回路212と、第3乗算回路214と、第4乗算回路216と、第2加減算回路215とを有する。ここに入力信号組IQは、信号組10pIQと同じである。
[0035]
 第1乗算回路211は、信号10pIと信号10qIjとを乗算し、得られたIIj積信号を第1加減算回路212に出力する。第2乗算回路213は、信号10pQと信号10qQjとを乗算し得られたQQj積信号を第1加減算回路212に出力する。第1加減算回路212は、第1乗算回路211からのIIj積信号と第2乗算回路213からのQQj積信号とを加算又は減算して、得られた信号20rIjを出力する。
[0036]
 第3乗算回路214は、信号10pIと信号10qQjとを乗算し、得られたIQj積信号を第2加減算回路215に出力する。第4乗算回路216は、信号10pQと信号10qIjとを乗算し、得られたQIj積信号を第2加減算回路215に出力する。第2加減算回路215は、第3乗算回路214からのIQj積信号と第4乗算回路216からのQIj積信号とを加算又は減算して、得られた信号21rQjを出力する。
[0037]
 尚、第1加減算回路212と、第2加減算回路215との加算又は減算の選択は、一方の加減算回路が加算の場合には、他方の加減算回路は、減算に設定する。この場合、一方の出力端子に供給された信号の周波数と、他方の出力端子に供給された信号の周波数との和の成分信号と差の成分信号と何れか一方の、所望の成分信号を出力するかにより選択する。更に、減算機能時の減算端子と被減算端子との選択は、位相の符号を所望の値となるように行う。
[0038]
 次に、並列位相シフト回路20の動作を説明する。図2に示した並列位相シフト回路20は、入力信号組の位相θを、j番目の多位相区切周波数信号組の所望の値に設定されたシフト位相θjにより、位相シフト直交信号組の位相をシフトする。その位相シフトにより、並列位相シフト回路20の一方位相シフト直交信号20rIj(Ij)と、他方位相シフト直交信号20rQj(Qj)とは、次式で表される。
[0039]


[0040]
 ここに、θecjとθecとは、多位相区切周波数信号組と、入力信号組とのそれぞれの互いに直交する2つの信号の直交性からの位相誤差である。Ec、Esは、入力信号の互いに直交する信号の振幅である。また、ωとθとは、入力信号組の周波数と位相とである。添字jは、多位相区切周波数信号組群の組位置jの値である。
[0041]
 但し、(2-1a)(2-1b)(2-1c)は、


の場合である。この条件は、実際には、良い近似で実現可能である。(2-1a)(2-1b)(2-1c)の意味する所は、IIj積信号とQQj積信号との和と差は、ビート周波数の差と和を与える。IQj積信号とQIj積信号との差と和は、ビート周波数の差と和を与える。
[0042]
 また、多位相区切周波数信号組群jの位相θjと入力信号組の位相θについても同時に、差と和の関係を有する。このことは、IQ信号位相シフト回路21の出力信号であるIjとQjとの位相が、多位相区切周波数信号組群jの位相θjに対応してシフトすることを意味する。
[0043]
 乗算回路では、高い周波数成分と低い周波数成分の両方が生成されるが、図3では加減算回路による打消し処理で、差周波数成分と和周波数成分との一方を選択する。また、外付回路である多位相供給回路2からの出力信号組の直交性を実現することは、後述する理由により極めて容易である。従って、図2の出力信号である位相シフト直交信号組であるIjとQjとの直交性は、良好な特性となる。
[0044]
 尚、並列位相シフト回路20に関する追記は以下の通りである。多位相区切周波数信号組群10qIQjの周波数は、ホモダイン検波のような零ビート周波数近傍が起こるようには設定しない。多位相区切周波数信号組群の振幅を変えることにより位相シフト直交信号の振幅制御機能を持たせることができることは、一般的なミキサ回路と同じである。
[0045]
 次に、並列位相シフト回路20における入力信号の位相と多位相区切周波数信号組群のn個の位相区切点の位相と相互関係を図4を用いて説明する。多位相区切周波数信号組の隣り合う組の位相差を実質的に位相2πをnにて均等分割した値に設定し、且つこの組数nが16の場合を例示する。
[0046]
 図4の縦軸Q軸は、横軸I軸に対して、原点0を基準にして正の方向π/2回転させた軸である。同心円状に配置されている16個の点jは、位相区切点θjと称し、(2-1c)式に示すAの第2の小括弧の中の第1項θjに対応する。ここにθjは、実施例では実質的に2π/n×jに設定している。
[0047]
 原点0からj=2の位相区切点の近くに記された点線の矢印Aは、(2-1c)式に示す項Aの右辺の第1項の小括弧部分と時間tとの積の部分であり、ある時刻tの位相を示し、矢印Aはj=2の近傍にある。入力信号の近傍にある位相区切点jを副商位相位置jsと称する。
[0048]
 以上のことから、並列位相シフト回路20は、以下の効果を有する。多位相区切周波数信号組群の区切作用により、連続量である入力信号の位相を高精度に離散化した分析値を並列に出力する。並列出力された複数の位相シフト直交信号20rIQjは、jの異なる信号の値が、相対比較可能な信号であるので、位相2πをn分割した精度を確保した状態で、瞬時に高精度検出可能な並列処理が可能である。
[0049]
 入力信号の振幅が変化しても、並列に出力された位相シフト直交信号間20rIQjへの振幅変化の影響は、直接及ばないので、高精度な分析が可能である。多位相区切周波数信号は、周波数、位相、振幅、の何れも時間的に一定であるので、それぞれの互に直交する各組の出力信号の直交性等の管理が容易である。位相2πを、2π/nの位相区切効果を得た状態の離散分解能で、離散分析するので、位相の時間変化を離散的に把握する必要観測時間間隔を、“1/n”に短縮化できる。
実施例 3
[0050]
 実施例3の基本型の位相離散連続計測回路30は、並列位相シフト回路20により生成された位相2πをn分割したn組の位相シフト直交信号組群に、並列処理による位相離散連続分析処理を施し、前記n組の位相シフト直交信号組群の中に必ず1つだけ存在する位相の振幅が最小値を呈する位相シフト直交信号組の位置js(副主値位置js)を陽に検出し、且つ、副主値位置jsに於ける少なくとも1つの副剰余位相θaj(j=js)(連続正接信号θajs)を検出する。
[0051]
 図5を用いて位相離散連続計測回路30の概要を説明する。位相離散連続計測回路11は、逆正接信号の替りに、正接信号値を介して、位相の離散分析と、それを補間する連続分析とを行う。その理由は、正接信号値を介しても原理的に正確性が損なわれないからであり、正接信号値を求める回路の回路構成の方が、逆正接信号値を求める回路よりも、その構成が簡単になるからである。
[0052]
 位相離散連続計測回路30は、位相シフト直交信号組群20rIQjを入力し、離散信号群30rjと連続正接信号群30skを出力する。位相離散連続計測回路30は、正接回路31と、副主値検出回路33とを備える。正接回路31は、位相シフト直交信号組群20rIQjに、正接処理を施し、得られた正接信号群31qj(32qj)を副主値検出回路33に出力する。副主値検出回路33は、信号組群20rIQjと、正接回路31からの信号群31qjとに副主値離散連続検出処理を施し、得られた離散信号群30rj(10rj)と連続正接信号群30sk(10sk)とを出力する。
[0053]
 図6に示す正接回路31は、j番目の入力信号組20rIQjに、正接処理を施し、得られたj番目の出力信号32qjを出力するn個の自律分散処理型の正接生成回路32jを備える。図7に示す個々の正接生成回路32は、原理的には、n組の並列位相シフト直交信号組群の1組を構成するQ信号をI信号で除するn個のアナログ除算回路321から構成される。本発明では、分子の値が分母の値に比べて小さい場合のみの除算結果を利用する。この状態を判定する為、除算範囲制御回路322を用いる。
[0054]
 本発明は、位相2πをn分割する信号組群を扱うので、Q/I除算操作時の分母のI信号が、小さくなる状態の信号を使用しないからである。このようなことが行えるのは、図2に示した並列位相シフト回路20の位相2πをn分割する信号を扱うことに基づく大きな効果である。
[0055]
 正接生成回路32は、アナログ除算回路321と、除算範囲制御回路322とを有する。アナログ除算回路321は、入力端子組に供給された他方信号を、一方信号で除した商信号を除算範囲制御回路322に出力する。除算範囲制御回路322は、一方信号の平方信号(一方平方信号)と、他方信号の平方信号(他方平方信号)との合計平方信号に対して、一方平方信号の値が、所定の第1の閾値により与えられる値よりも大きいか等しい場合には、アナログ除算回路321からの商信号を出力し、一方平方信号の値が、所定の第1の閾値により与えられる値よりも小さい場合には、所定の第2の閾値に比例する信号を出力する。
[0056]
 正接生成回路32は、一方信号20rIと、他方信号20rQとを入力して、正接信号322qを出力する。アナログ除算回路321は、信号20rIで、信号20rQjを、除する除算処理を施し、得られた商信号321qを除算範囲制御回路322に出力する。除算範囲制御回路322は、信号20rIと、信号20rQと、商信号321qに、供給された基準信号322sを基準に、除算範囲制御処理を施し、得られた正接信号322qを出力する。
[0057]
 除算範囲制御回路322は、第1振幅平方回路324と、第2振幅平方回路325と、加算回路326と、第1閾値信号回路323と、乗算回路327と、比較回路328と、第2閾値信号回路329と、信号選択回路330とを備える。
[0058]
 第1振幅平方回路324は、信号20rIに平方処理を施し、得られた信号324qを加算回路326と比較回路328に出力する。第2振幅平方回路325は、信号20rQに平方処理を施し、得られた信号325qを加算回路326に出力する。加算回路326は、第1振幅平方回路324からの信号324qと第2振幅平方回路325からの信号325qとを加算し、得られた信号326rを乗算回路327に出力する。第1閾値信号回路323は、供給された信号322sを基準にして、閾値信号生成処理を施し、得られた所望の第1閾値信号323qを乗算回路327に出力する。
[0059]
 乗算回路327は、加算回路326からの信号326rと第1閾値信号回路323からの第1閾値信号323qとを乗算し、得られた信号327rを比較回路328に出力する。比較回路328は、第1振幅平方回路324からの信号324qと乗算回路327からの信号327rとの振幅を比較し、信号324qの方が信号327rよりも大きい場合には、“1”なる信号328rを出力し、それ以外の場合には、“-1”なる信号328rを信号選択回路330に出力する。第2閾値信号回路329は、供給された信号322sを基準にして、閾値信号生成処理を施し、得られた所望の第2の閾値信号329qを信号選択回路330に出力する。信号選択回路330は、信号328rが、“+1”の場合には、信号321qを選択し、信号328rが、“-1”の場合には、信号329qを選択し、選択された信号322qを出力する。
[0060]
 図8に示す副主値検出回路33は、副商位置検出回路34と、正接信号出力回路39を備える。副商位置検出回路34は、位相シフト直交信号組群20rIQjと正接信号群31qjとに副商位置検出処理を施し、得られた離散信号群10rjを位相離散連続計測回路30の出力信号として出力し、且つ離散信号群10rjを正接信号出力回路39に出力する。正接信号出力回路39は、信号群31qjと信号群10rjとに基づき正接信号出力処理を施し、得られた連続正接信号群10skを出力する。
[0061]
 図9に示す副商位置検出回路34は、原理的には、n個の正接信号31qjの絶対値が最小値を呈するjの位置を検出する。しかし、正接信号は意図する位相位置jに加えて、位相がπだけシフトしたjの位置にも同じ値が現れ、意図するjの位置を1つに確定できない。意図するjの位置を確定するために、副商位置計測回路36は、主象限位置検出回路37による‘粗分析結果’と、最小位置検出回路38による‘微細分析結果’と、の論理積を得て、副商位置検出結果とする。そのため、入力信号として、20rIQjと、31qjと、2の種類を用いる。
[0062]
 副商位置検出回路34は、j番目の位相シフト直交信号組群20rIQjと、kを正接信号の自己及び隣接指定値とし、更に、l=mod(j+k,n)として、l番目の正接信号群31ql(k=-1,+1)とに、副商位置計測処理を施し、得られたj番目の離散信号36rjを出力するn個の自律分散処理型の副商位置計測回路36jを備える。副商位置計測回路36jは、主象限位置検出回路37と、最小位置検出回路38と、乗算回路361とを備える。主象限位置検出回路37は、位相シフト直交信号組20rIQjに主象限位置検出処理を施し、得られた主象限位置信号37qを乗算回路361に出力する。最小位置検出回路38は、正接信号群31qk(k=-1、+1)に最小位置検出処理を施し、得られた最小位置信号38qを乗算回路361に出力する。乗算回路361は、主象限位置検出回路37からの主象限位置信号37qと、最小位置検出回路38からの最小位置信号38qとを乗算し、得られた副商位置信号36rj(離散信号30rj)を出力する。
[0063]
 ここで、剰余関係を表す式“l=mod(j+k,n)”に於ける、lとjとkとnとの関係を説明する。右辺のmod関数の引数は、カンマで区切られた第1引数と第2引数とからなる。第1引数は、端子位置を指定するjと、端子位置をシフトする値を指定するkと、の和からなる。第2引数は、16以上の自然数nであり、これを法と呼ぶ。前記jは、n個の端子位置lであり、0からn-1までの“1”刻みの“0”を含む自然数である。前記kは、その絶対値がn-1を超えない整数である。
[0064]
 前記jと前記kとの和からなる第1引数の値は、その値により、3つの場合を呈する。mod関数はこれら3つの場合に対応して3つの関数処理を行う。第1の処理は、前記第1引数の値が、0からn-1まで値を呈する場合には、その値を左辺lに返す。第2の処理は、前記第1引数の値が、0未満である場合には、必要な回数だけ法nを加算した値が、0からn-1まで値を呈する場合には、その値を左辺lに返す。第3の処理は、前記第1引数の値が、n-1を超える場合には、必要な回数だけ法nを減算した値が、0からn-1まで値を呈する場合には、その値を左辺lに返す。
[0065]
 mod函数は、法nで割算した余りを返す関数(剰余演算函数)であるが、この場合、返す値を0からn-1とすることが特徴である。
[0066]
 主象限位置検出回路37の構成を、図10を用いて説明する。主象限位置検出回路37は、一方入力信号20rIの符号が正である場合には第1の状態を検出し、且つ、一方入力信号20rIの振幅が他方入力信号20rQの振幅よりも大きい第2の状態を検出し、第1状態と第2状態が共に満たされる場合に、“1” なる主象限位置検出信号37q(375r)を出力し、それ以外の状態時には、“0”なる主象限位置検出信号37q(375r)を出力する。
[0067]
 主象限位置検出回路37は、符号検出回路371と、第1振幅検出回路372と、第2振幅検出回路373と、比較回路374と、乗算回路375とを備える。符号検出回路371は、信号20rIの符号が正の場合には、“1”を、それ以外の場合には、“0”を生成する符号検出処理を施し、得られた信号37qを乗算回路375に出力する。第1振幅検出回路372は、信号20rIに振幅検出処理を施し、得られた信号372qを比較回路374に出力する。第2振幅検出回路373は、信号20rQjに振幅検出処理を施し、得られた信号373qを比較回路374に出力する。比較回路374は、信号372qの振幅(I振幅)と信号373qの振幅(Q振幅)とを比較し、I振幅がQ振幅よりも大きい場合は、“1”を、それ以外の場合には、“0”を生成する振幅比較処理を施し、得られた信号374rを乗算回路375に出力する。乗算回路375は、符号検出回路371からの信号37qと比較回路374からの信号374rとを乗算し、得られた信号375rを出力する。
[0068]
 図11に示す最小位置検出回路38は、正接信号群38pk(k=-1、+1)を入力し、最小位置信号38qを出力する。最小位置検出回路38は、自己の離散位相位置j(位相位置k=±0)と、これに隣接する位相位置j-1(位相位置k=-1)と、位相位置j+1(位相位置k=+1)との3つの位相位置の信号について、自己の位相位置jの正接信号の振幅の絶対値が、位相位置j-1の正接信号の振幅の絶対値と、位相位置j+1の正接信号の振幅の絶対値との2つの、何れよりも小さい(最小となる)場合に、最小位置状態を表す“1”なる信号を、それ以外の場合には、“0”なる信号を、最小位置信号38qとして出力する。尚、副主値検出回路33の機能として、離散信号30rjのみ必要とする場合には、前記正接信号は、位相シフト直交信号組群の他方信号20pQjであってもよい。
[0069]
 更に、正接信号を対象とする場合を例示して詳しく説明する。最小位置検出回路38は、最小振幅検出回路380と、異符号検出回路3810と、乗算回路390とを備える。最小位置検出回路38は、最小振幅検出回路380単独からなる回路構成でも機能するが、異符号検出回路3810を更に備えることで、雑音耐性を増す効果を期待できる。
[0070]
 最小振幅検出回路380は、正接信号38pk(k=-1)と、正接信号38pk(k=±0)と、正接信号38pk(k=+1)との3つの正接信号の中で、正接信号38pk(k=±0)の振幅の絶対値が最小を呈する場合には、“真”に対応する信号として“1”なる信号380qを、それ以外の場合には、“嘘”に対応する信号として“0” なる信号380qを出力する。異符号検出回路3810は、信号38pk(k=-1)と、信号38pk(k=+1)との符号が、互いに異符号である場合には“真”に対応する信号として“1”なる信号381qを、それ以外の場合には、“嘘”に対応する信号として“0” なる信号381qを出力する。乗算回路390は、比較回路389からの信号380qと、異符号検出回路3810からの信号381qとを乗算し、得られた信号38qを出力する。
[0071]
 最小振幅検出回路380は、第1振幅検出回路381と、第2振幅検出回路382と、第3振幅検出回路383と、第1比較回路384と、第2比較回路385と、第1乗算回路386と、第2乗算回路387と、加算回路388と、比較回路389を備える。第1振幅検出回路381は、正接信号38pk(k=±0)に、振幅検出処理を施し、得られた信号381qを比較回路389に出力する。第2振幅検出回路382は、正接信号38pk(k=-1)に、振幅検出処理を施し、得られた信号382qを比較回路384,385と乗算回路386に出力する。第3振幅検出回路383は、正接信号38pk(k=+1)に、振幅検出処理を施し、得られた信号383qを比較回路384,385と乗算回路387に出力する。
[0072]
 第1比較回路384は、第2振幅検出回路382からの信号382qと、第3振幅検出回路383からの信号383qとを比較し、信号382qが信号383qよりも小さい場合に、真”に対応する信号として“1”なる信号を生成し、それ以外の場合には、“偽”に対応する信号として“0”なる信号を生成する比較処理を施し、得られた信号384rを出力する。第2比較回路385は、第2振幅検出回路382からの信号382qと、第3振幅検出回路383からの信号383qとを比較し、信号383qが信号382qよりも小さい場合に、真”に対応する信号として“1”なる信号を生成し、それ以外の場合には、“偽”に対応する信号として“0”なる信号を生成する比較処理を施し、得られた信号385rを出力する。第1乗算回路386は、第2振幅検出回路382からの信号382qと、第1比較回路384からの信号384rとを乗算し、得られた信号386rを出力する。第2乗算回路387は、第3振幅検出回路383からの信号383qと、第2比較回路385からの信号385rとを乗算し、得られた信号387rを出力する。加算回路388は、第1乗算回路386からの信号386rと第2乗算回路387からの信号387rとを加算し、得られた信号388rを出力する。比較回路389は、第1振幅検出回路381からの信号381rと、加算回路388からの信号388rとを比較し、信号381qが信号388rよりも、小さい場合に、真”に対応する信号として“1”なる信号を生成し、それ以外の場合には、“偽”に対応する信号として“0”なる信号を生成する、比較処理を施し、得られた信号380qを乗算回路390に出力する。
[0073]
 異符号検出回路3810は、正接信号38pk(k=-1)と、正接信号38pk(k=+1)とを乗算し、得られた信号を出力する乗算回路3811と、乗算回路3811からの信号に符号検出処理を施し、前記信号が異符号の場合には、“1”なる信号381qを出力し、それ以外の場合には、“0”なる信号381qを乗算回路390に出力する符号検出回路3812を備える。乗算回路390は、比較回路389からの信号389qと符号検出回路3812からの信号381qを乗算して、得られた信号38qを出力する。
[0074]
 正接信号出力回路群39は、図12に示すように、n個の自律分散処理型の出力制御回路391jと、k個の自律分散処理型の出力加算回路392k(k=l1、l2)とを備える。出力制御回路391jは、正接信号群31qjを入力し、副商位置信号群(離散信号群)10rjを入力し、n以下の所望の個数k個の連続正接信号の出力個数をkとして、l1=(1-k)/2、且つ、l2=(k-1)/2とし、連続正接信号群39qk(k=l1、l2)を出力する。
[0075]
 出力制御回路391jは、正接信号群391pjk(k=l1、l2)に対して、副商位置信号10rjに基づき、副商位置信号10rjが、“js”を呈する位相位置に対して、jsの位置と、jsを挟んで、nを法とする位相位置の両側に、(k-1)/2個の信号を出力する出力制御処理を施し、得られた選択正接信号群39jk(k=l1、l2)を出力加算回路392kのj番目の入力端子群392jk(k=l1、l2)に出力する。
[0076]
 出力加算回路392k(k=l1、l2)は、kを指定して、k毎に供給されたn個の選択正接信号群39jk(j=0,n-1)に加算処理を施し、得られた加算信号(連続正接信号)10skを出力する。
[0077]
 正接信号出力回路群39の構成を、図12を用いて、所望の個数kが5の場合を例示して詳しく説明する。正接信号は、副主値位置jsの近傍の場合のみ意味があるので、正接信号出力回路群39は、副主値位置jsの近傍の正接信号群を出力する。js以外の副商位置信号は零なので、jに亘って、単純に加算する。
[0078]
 この実施例では、jsを挟んで、隣接する合計5つの信号を出力する例を示す。出力制御回路391jは、l=mod(j+k、n)として、端子群39al(j=0,n-1)から端子群391ajk(k=-2、+2)に供給された信号群391pjkと信号10rjとを乗算し、出力制御処理を施した信号群39jkを出力加算回路392kに出力する乗算回路391jkからなる。出力加算回路392k(k=-2、+2)は、信号群39jk(j=0,n-1)に加算処理を施し、信号10skを出力する。
[0079]
 次に、図13を用いて、位相離散連続計測回路30の動作を説明する。図13(a)を用い、副主値位置jsが“2”である場合を例示して、副主値位置を検出する動作を説明する。この動作は、全ての端子位置jに亘って、並列同時に行われることが特徴である。尚、位相2πを分割する数nが16の場合の例であるので、端子位置16は端子位置0と同じである。
[0080]
 個々の位置jの動作については、以下の検出回路等によって行われる。まず、符号検出回路371が自己(js=2)の端子位置のI信号の符号が正であることを検出し、比較回路374が、自己のI信号の振幅がQ信号の振幅よりも大きいことを検出する。また、最小振幅検出回路380は、自己(js=2)のQ信号の振幅が自己に隣接する端子位置(js-1)のQ信号の振幅と、端子位置(js+1)のQ信号の振幅よりも小さいことを検出する。異符号検出回路3810が、自己に隣接する端子位置(js-1)の正接信号或はQ信号の符号と、端子位置(js+1)の正接信号或はQ信号の符号が、互に反対であることを検出する。
[0081]
 以上の2つの検出状態が共に満たされた場合を、副商位置判定条件として、乗算回路390及び乗算回路361が検出することで副主値位置jsを決定する。判定結果は、n個の端子位置jの中で、jsのみ、信号“1”を、それ以外の端子位置については、信号“0”を、並列に出力する。
[0082]
 尚、図に示した実施例では、最小位置検出回路38への入力信号として、正接信号の場合を例示しているが、自己のQ信号と自己に隣接する2つのQ信号との合計3つの信号としも判定結果に変わりはない。
[0083]
 図13(b)は、副主値位置js(j=2)を挟んだ、5点(js-2)、(js-1)、js、(js+1)、(js+2)の5つの正接信号群をマーキング印で記載している。正接信号出力回路39の処理により、副主値位置jsを挟む5点の正接信号群を出力する場合を例示する。
[0084]
 次に、位相分析回路10の効果を説明する。並列位相シフト回路20と位相離散連続計測回路11により、位相の瞬時計測が常時実現されることを、図14を用いて説明する。
[0085]
 シミュレーションに用いた回路形式は、図1に示した回路であり、位相分析回路10として、数値シミュレーションを行った。数値シミュレーションの条件について、入力信号組の周波数は、2.4992GHzに設定した。多位相区切周波数信号組群の周波数は2.5GHz一定値としている。入力信号組の周波数設定は、本発明の利用例の1つである周波数離散分析間隔50kHzの(n=16)倍である800kHzだけ低い周波数に設定している。多位相区切周波数信号組群の組数nは、16としてあるので、位相分析間隔が、2πを16分割した2π/16(22.5°)間隔である。この時、図2の位相シフト直交信号組群20rIQjの周波数は800kHzである。
[0086]
 以上の条件下で、シミュレーションを行った離散分析結果を図14(a)に示す。横軸は、相対経過時間であり、単位は、800kHzの位相が2π変化する時間である1.25μ秒を、16分割した経過時間78.125n秒を単位として刻んである。縦軸は、図5の端子群30cjに発現する信号群30rjであり、該当する副商位相位置jにおいて、副商位相値が最小値を呈する端子に“1”の信号を出力する。それ以外の端子の出力信号は“零”である。この信号群を離散信号群と呼ぶ。
[0087]
 例えば、縦の点線で示した時刻Bにおいては、出力端子番号“2”のみが“1”を呈しており、他の端子番号の信号は全て“0”を呈していると言う特徴を有する。この“1”を呈している端子番号を副主値位置jsと呼ぶ。この副主値位相位置jsは、時間経過と共に、離散的に移動する。また、この点線Bは、図4の矢印Aの位置に対応する。
[0088]
 次に、第1の効果である“区切効果と高速化検出”について説明する。図14(a)に示すように、出力信号が最小値を呈する端子は、1.25μ秒経過毎に、並列に出力された16個の出力端子の何れかに、必ず出力信号が“1”である副主値位置jsが発現する。この副主値位置jsは、位相2πを法とする剰余現象を呈する。この為に、繰り返し発現し、更に、この端子の出力信号が“1”を継続する経過時間は78.125n秒であることである。
[0089]
 このことは、周波数離散分析間隔50kHzの1周期である20μ秒のnの2乗分の1である256分の1の離散分析時間と言う、高速分解の効果を有することを意味する。位相には、2πを法とする剰余現象があるので、800kHzの周波数差の設定には、複数の設定をすることが出来る。
[0090]
 更に、78.125n秒の高速分解の確度は、参照信号として、多位相区切周波数信号組群供給回路2から供給される多位相区切周波数信号組群jにより、直接的に関係付けられる位相の区切効果が発現されていることを意味する。従って、位相2πを、n分割する精度での高精度計測を可能とする。
[0091]
 第2の効果である連続正接信号30dkについて説明し、引き続き、離散信号群との関連性について説明する。連続正接信号群は、従来技術のFFT法等の離散分析法では得られない分析出力信号である。
[0092]
 図14(b)に、図5の端子群30ckに発現する連続分析結果である連続正接信号群30sk(k=-2、2)のシミュレーション結果を示す。横軸は、相対経過時間であり、その基準は、図14(a)に示した副主値位置jsにおける位相区切周波数信号組群2pIQjの区切位相である。図14(a)の時刻Bは、図14(b)の時刻Cに対応する。
[0093]
 5つの曲線は、端子位置の添字kに対応し、下から上の方向に、順にjs-2、js-1、js、js+1、js+2である。5つの連続正接信号を出力する目的は、異なる時刻での位相差を求める際の前記離散信号との借貸処理等において、多位相区切周波数信号組群が提供する正確な区切効果を利用する為である。
[0094]
 次に、離散信号群と連続正接信号群との関連性について説明する。連続正接信号群30sk(k=-2,2)と、これらと対応する副商位相30rjとの位相の次元での合計値は、副商位相30rj(j=j)と、隣り合う副商位相30rj(j=j±1)とが切替わる瞬間(遷移瞬間)において、本質的に連続である。この連続現象は、遷移時刻が、ジッターや回路定数のバラツキにより変動しても、本質的に連続性が満たされていることが特徴である。
[0095]
 次に、第3の効果である振幅無依存について説明する。本発明が分析対象とする副主値位置jsは、n組の並列に出力された位相シフト直交信号組から生成される、並列信号同士の相互比較処理であるので、入力信号の振幅変化には直接依存しないことが特徴である。
[0096]
 以上実施例2の図4で示した位相2πの分割数が16の場合で、且つ、均等分割の場合を例に取って説明をしてきた。しかし、本発明は、均等分割に限定されない。即ち、不均等分割であっても、本発明の意図する効果を損なうことは無いことに言及しておく。何故なら、回路処理に当たり、均等分割の条件を使用していないからである。
実施例 4
[0097]
 実施例4のIQ加算位相計測回路40は、実施例3で説明した位相離散連続計測回路30に供給する位相シフト直交信号組群の互に直交する信号のそれぞれを、アンサンブル加算するIQ信号加算回路41を付加する位相離散連続計測回路11を開示する。
[0098]
 その際、位相シフト直交信号組群の互に直交する信号組の一方の信号例えば、信号20rIjと、jの値が隣接する信号と、の位相差を、2πをn分割した値に実質的に設定すると言う均等分割法を採用する。
[0099]
 この条件下での、アンサンブル加算回路であるので、加算数に応ずる計測時間の増大を引き起こすことなく、回路定数のバラツキ、ジッター、白色雑音、等の影響を軽減でき、更に、位相シフト直交信号組の加算後の値は、加算数分だけ増加するので、結果として、加算数を超える信号対雑音比の改善が実現できる。
[0100]
 実施例3で説明した位相離散連続計測回路30を、 基本型位相離散連続計測回路30と呼んで、区別する場合もある。
[0101]
 図15に示すIQ加算位相計測回路40は、IQ信号加算回路41と、基本型位相離散連続計測回路30とからなる。IQ信号加算回路41は、位相シフト直交信号組群40pIQjに、4象限IQ信号加算処理を施し、得られた加算後位相シフト直交信号組群41qIQjを位相離散連続計測回路30に出力する。位相離散連続計測回路30は、IQ信号加算回路41からの加算後位相シフト直交信号組群41qIQjに、位相離散連続計測処理を施し、得られた離散信号群30qjと連続正接信号群30rkを出力する。
[0102]
 図16に示すIQ信号加算回路41は、位相シフト直交信号組群40pIQjが位相2πの4つの象限に亘って、4回繰り返す現象に着目して、4つの信号を指定選択し、これら4つの総和信号を出力する。その結果、位相シフト直交信号組群の振幅レベルが増加し、位相シフト直交信号組群に含まれる回路定数のバラツキの影響と、信号に含まれるジッターと雑音の影響等が軽減できる。
[0103]
 図16では、位相シフト直交信号組40pIQjのI信号40pIとQ信号40pQjとを上下に分けて添字jを変化させて記載されている。IQ信号加算回路41は、j番目の加算後の一方信号を出力するn個の自律分散型のI信号加算回路411jと、j番目の加算後の他方信号を出力するn個の自律分散型のQ信号加算回路412jとを備える。I信号加算回路411jは、l=mod(j+k*n/4,n)として、端子41aIlから端子41akj(k=0)に供給された信号40pIlと、端子41aQlから端子41akj(k=1)に供給された信号41pQlと、端子41aIlから端子41akj(k=2)に供給された信号41pIlと、端子41aQlから端子41akj(k=3)に供給された信号41pQlとを加算し、得られた加算後位相シフト直交信号組の加算後一方信号41qIjを出力する。
[0104]
 Q信号加算回路412jは、l=mod(j+k*n/4,n)として、端子41aQlから端子41akj(k=0)に供給された信号41pQlと、端子41aIlから端子41akj(k=1)に供給された信号41pIlと、端子41aQlから端子41akj(k=2)に供給された信号41pQlと、端子41aIlから端子41akj(k=3)に供給された信号41pIlとを加算し、得られた加算後位相シフト直交信号組の加算後他方信号41qQjを出力する。
[0105]
 以下に、“加算”の処理について詳しく説明する。
[0106]
 図17に示すI信号加算回路411は、第1符号非反転回路4111と、第2符号非反転回路4112と、第1符号反転回路4113と、第2符号反転回路4114と、信号加算回路4115とを備える。第1符号非反転回路4111は、端子41akj(k=0)に供給された信号41pIl(k=0)に、符号非反転処理を施し、得られた信号4111qを信号加算回路4115に出力する。第2符号非反転回路4112は、端子41akj(k=1)に供給された信号41pQl(k=1)に、符号非反転処理を施し、得られた信号4112qを信号加算回路4115に出力する。第1符号反転回路4113は、端子41akj(k=2)に供給された信号41pIl(k=2)に、符号反転処理を施し、得られた信号4113qを信号加算回路4115に出力する。第2符号反転回路4114は、端子41akj(k=3)に供給された信号41pQl(k=3)に、符号反転処理を施し、得られた信号4114qを信号加算回路4115に出力する。信号加算回路4115は、第1符号非反転回路4111からの信号4111qと第2符号非反転回路4112からの信号4112qと第1符号反転回路4113からの信号4113qと第2符号反転回路4114からの信号4114qとを総和し、得られた信号4115qを出力する。
[0107]
 図18に示すQ信号加算回路412は、第1符号非反転回路4121と、第2符号反転回路4122と、第1符号反転回路4123と、第2符号非反転回路4124と、信号加算回路4125とを備える。第1符号非反転回路4121は、端子41akjに供給された信号41pQl(k=0)に、符号非反転処理を施し、得られた信号4121qを信号加算回路4125に出力する。第2符号反転回路4122は、端子41akjに供給された信号41pIl(k=1)に、符号反転処理を施し、得られた信号4122qを信号加算回路4125に出力する。第1符号反転回路4123は、端子41akjに供給された信号41p(k=2)に、符号反転処理を施し、得られた信号4123qを信号加算回路4125に出力する。第2符号非反転回路4124は、端子41akjに供給された信号41pIl(k=3)に、符号非反転処理を施し、得られた信号4124qを信号加算回路4125に出力する。信号加算回路4125は、第1符号非反転回路4121からの信号4121qと第2符号反転回路4122からの信号4122qと第1符号反転回路4123からの信号4123qと第2符号非反転回路4124からの信号4124qとを総和し、得られた信号4125qを出力する。
[0108]
 尚、2つの符号非反転回路と2つの符号反転回路との入出力間の利得は、実質的に等しいことが望ましい。また、総和回路の4つの入力端子と出力端子との間の利得は、実質的に等しいことが望ましい。
[0109]
 IQ信号加算回路41は、I信号加算回路と、Q信号加算回路とからなる、と言い換えることができる。IQ信号加算回路41は、加算前のn組の位相シフト直交信号組の互に直交する一方信号である加算前I信号群を入力する加算前I信号入力端子群と、他方信号である加算前Q信号群を入力する加算前Q信号入力端子群と、加算後のn組の、位相シフト直交信号組の互に直交する一方信号である加算後I信号群を出力する加算後I信号出力端子群と、他方信号である加算後Q信号群を出力する加算後Q信号出力端子群とを有する。IQ信号加算回路41は、加算前I信号群の互に180°シフトした位置のn個の信号組(第1の組)のn個の差信号(第1差信号群)と、加算前Q信号群の互に180°シフトした位置のn個の信号組(第2の組)のn個の差信号(第2差信号群)と、第1の組の共に90°シフトした位置の第3の組の差信号群(第3差信号群)と、第2の組の共に90°シフトした位置の第4の組の差信号群(第4差信号群)とを有する。I信号加算回路は、第1差信号群と、第3差信号群との加算信号群と、減算信号群との一方を出力するn個の加減算回路とからなる。Q信号加算回路は、第2差信号群と第4差信号群との加算信号群と、減算信号群との他方を出力するn個の加減算回路とからなる。なお、90°シフトした位置”とは、例えば、正接信号に対する“余接信号”のことである。
[0110]
 次に、動作を図19を用いて説明する。横軸は、端子番号jである。横軸は、時間経過ではない。ある時刻に、n組の2n個の端子に同時並列に発現する。これが、本発明全体を通じての処理の高速化の基本原理であり、実施例2に示した並列位相シフト回路20の効果である。縦軸は、ある時刻における位相シフト直交信号組群を構成するn組の、I信号(実線で繋いだ黒丸印)と、Q信号(実線で繋いだ黒四角印)と、4象限IQ信号加算回路41において生成するそれぞれの符号を反転した、n組の、-I信号(点線で繋いだ白丸印)と、-Q信号(点線で繋いだ白四角印)とを図示する。その際、入力信号の直交信号組(20pIQ)の位相は、図4に示した矢印Aの入力信号の位相の場合を示している。
[0111]
 また、位相が2πを法とする剰余効果を呈する為に、図19に示すような、入力信号組の周波数と多位相区切周波数信号組群の周波数との組合せは複数存在する。
[0112]
 次に、効果を説明する。IQ信号加算回路41のアンサンブル加算数は、4象限に亘って加算する為に、“4”である。符号非反転回路と、符号反転回路と、総和回路と、で構成するが、出力振幅は、全ての端子に亘って、加算前の振幅の和であることが特徴である。従って、以下の効果が期待できる。
[0113]
 同じ値を呈する信号を4個加算するので、信号振幅が4倍される。また、加算処理により、回路定数のバラツキやジッター、白色雑音の影響を軽減でき、雑音耐性が向上する。位相離散分析数を、n=16からn=32、等に増加しても同様の効果が期待できる。
実施例 5
[0114]
 実施例5の位相解析回路50は、実施例1乃至実施例4において説明した位相分析回路10と、周波数変換直交分解回路51とを備える。位相解析回路50は、実施例1で用いる第1の外部基準参照信号組群である多位相区切周波数信号組群jを入力し、更に、第2の外部基準参照信号組である多周波区切周波数信号組群の中の少なくとも1組を入力する。
[0115]
 周波数変換直交分解回路51は、ビート周波数を有する信号組を生成し、生成された信号組を位相分析回路10の入力端子に供給する。このビート周波数は、従来技術例において設定例のような零ビート周波数ではなく、入力信号50pの周波数よりも高い周波数である場合も設定範囲である。
[0116]
 従って、従来技術において多用されている低域濾波回路ではなく、帯域通過濾波回路を用いることが特徴である。本発明は、なるべく高い中心周波数の帯域通過濾波回路を用いる。
[0117]
 帯域通過濾波回路にも、帯域阻止濾波回路における“precursor現象”と言われる出力信号が出始めない時間がある。本発明の位相瞬時計測法は、瞬時に処理結果を出力するので、全体回路の遅れの原因は、この濾波回路だけとなり、全体の性能が支配される。
[0118]
 以下に、位相解析回路50の構成を図20を用いて説明する。位相解析回路50には、多位相供給回路2と、多周波区切周波数信号組群供給回路3(多周波供給回路3と略称する)が接続されている。位相解析回路50は、解析対象の入力信号50pを入力し、多周波区切周波数信号組群の中の所望の少なくとも1組の信号組50qIQi(i=i)の互に直交する一方信号50qIi(i=i)と他方信号50qQi(i=i)とをそれぞれ入力し、位相2πをn分割するn組の多位相区切周波数信号組群50rIQjの互に直交する一方信号群50rIjと他方信号群50rQjとの信号組群を入力し、離散信号群50sij(i=i)(j=0,n-1)と連続正接信号群50tik(i=i)(k=-2、+2)とを並列に出力する。
[0119]
 位相解析回路50は、周波数変換直交分解回路51i(i=i)と、位相分析回路10i(i=i)を備える。周波数変換直交分解回路51i(i=i)は、信号50pに、多周波供給回路3からの信号組50qIQiに基づいて、周波数変換直交分解処理を施し、得られた直交信号組51rIQi(i=i)を位相分析回路10iと端子50fIj,50fQjに出力する。位相分析回路10i(i=i)は、直交信号組51rIQi(i=i)と信号組群50rIQjに基づいて、瞬時位相離散連続分析処理を施し、得られた離散信号群50sij(i=i)(j=0,n-1)と連続正接信号群50tik(i=i)(k=-2、+2)を出力する。
[0120]
 図21に示す周波数変換直交分解回路51は、第1乗算回路511と、第1帯域通過濾波回路512と、第2乗算回路513と、第2帯域通過濾波回路514とを備える。第1乗算回路511は、信号50pと信号50qIiとを乗算し、得られた信号511rを第1帯域通過濾波回路512に出力する。第1帯域通過濾波回路512は、第1乗算回路511からの信号511rに帯域通過濾波処理を施し、得られた信号51rIj(一方の直交検波信号)を出力する。第2乗算回路513は、信号50pと信号50qQiとを乗算し、得られた信号513rを第2帯域通過濾波回路514に出力する。第2帯域通過濾波回路514は、第2乗算回路513からの信号513rに帯域通過濾波処理を施し、得られた信号51rQj(他方の直交検波信号)を出力する。
[0121]
 また、周波数変換直交変換回路51は、第1帯域通過濾波器回路と、第2帯域通過濾波器回路とからなる、と言い換えることができる。第1帯域通過濾波器回路は、入力端子に入力された入力信号と、多周波区切周波数組群の少なくとも1組の互に直交する一方信号との積信号の差周波数信号と和周波数信号との一方を一方の出力端子に濾波出力する。第2帯域通過濾波器回路は、入力端子に入力された入力信号と、多周波区切周波数組群の少なくとも1組の互に直交する他方信号との積信号の差周波数信号と、和周波数信号との一方を、他方の出力端子に濾波出力する。
[0122]
 次に、周波数変換直交分解回路51は、公知の低域濾波回路の替わりに、帯域通過濾波回路を使用することが特徴であるので、その理由について説明する。周波数変換直交分解回路51を構成する第1乗算回路511からの信号511rと、第2乗算回路513から信号513rとには、それぞれ、信号50pの周波数ωinと、多周波区切周波数信号組50qIQの周波数ωiとの少なくとも和周波数信号(ωin+ωj)と、差周波数信号(ωin-ωj)との2つのビート周波数信号が生成される。しかし、本発明は、このビート周波数信号の周波数を零周波数近傍に設定しない。
[0123]
 その理由と効果とは、以下の通りである。第1の理由は、ビート周波数信号の位相が本質的に有する位相2πを法とする剰余現象を利用する為に、ビート周波数信号の設定を、広い範囲の中から任意に設定できる自由度を確保したいからである。その具体的な効果は、例えば、ビート周波数の1周期の時間を短くして、分析時間を短くすることである。第2の理由は、入力信号の周波数ωinの近傍位相雑音と、トランジスタの直流近傍雑音と等の影響の軽減効果を得る為である。第3の理由は、実施例4で説明した並列加算型位相離散連続計測回路を用いることにより、白色雑音、ジッター、回路定数のバラツキ等が軽減されているので、これと対比する対策を実施する為である。
[0124]
 次に、本発明を実現する前提回路である多周波供給回路3について説明する。多周波供給回路30において、整数iを異なる組周波数を有する信号組iを識別する添字として、個々の信号組50qIQiを構成する位相が互いに直交する2つの信号の一方の信号50qIiと他方の信号50qQiとは、互に周波数が同じである。添字iが隣り合う信号組50qIQiの周波数fiと信号組50qIQi+1の周波数fi+1との間の周波数差(周波数間隔)は、実質的に一定周波数間隔に設定する多くともm組の信号組群50qIQi(i=0,m-1)を同時並列に一括して供給する。ここに、mは雑音耐性を増す為の付加数としても利用可能である。
[0125]
 この多周波区切周波数信号組群50qIQi(i=0,m-1)の信号組群は、同時並列に供給する。このような信号組群を供給する回路は、以下の理由から従来技術で容易に実現可能である。その理由は、第一に、信号組群50qIQi(i=0,m-1)のそれぞれの周波数は、1つの周波数に固定された所望の確度を有する信号であること、第二に、信号組群50qIQi(i=0,m-1)の、それぞれの位相については、計測遂行時間内のみの所望の安定度の規定で十分であること、第三に、出力振幅一定であること、第四に、高速起動性能を必要としないからである。
[0126]
 次に、位相解析回路50の動作を説明する。実施例2で説明した数式(2-1c)のωとθとに、周波数変換直交分解回路51により生成されたビート周波数(ωin±ωi)とビート位相(θin±θi)を代入すると、次式を得る。
[0127]


[0128]
 (5-1)式において、2つの中括弧の中の2つの複号は同順ではない。これら2つの複号は回路設定により、それぞれを独立して、設定可能である。(5-1)式の意味する所は、以下の通りである。第1に、少なくとも、常時位相計測時間中において、ωiとθiとは、実質的に一定であれば、(5-1)式の右辺の値は、確定する。このため、位相分析回路10の瞬時位相離散連続計測処理により、常時の位相離散連続解析処理が実現できる。第2に、(5-1)式右辺の第1の中括弧部分を決める周波数が、新たに多周波区切周波数信号組の周波数ωiが加わるので、この中括弧部分の設定の自由度が増し、位相の剰余現象を更に有効に利用できる。
[0129]
 次に、位相解析回路50の出力端子組50fIQi(i=i)に出力する信号組51rIQi(i=i)の利用方法の1例について説明する。信号組51rIQi(i=i)を構成する一方信号51rIi(i=i)の平方信号(II信号)と、他方信号51rQi(i=i)の平方信号(QQ信号)との和信号(II信号+QQ信号)は、入力信号の振幅に比例する瞬時値の平方信号として利用可能である。
実施例 6
[0130]
 既に説明した例えば、位相分析回路10及び位相解析回路50では、離散信号と離散値を補間する連続信号とを求めるに当たり、連続信号として、逆正接信号の替りに、対応する正接信号を求める回路を説明した。
[0131]
 その理由は、最終的には、逆正接信号を必要とするものの、途中段階では、正接信号を用いても、本質的な誤差が入り込まないことと、正接信号を用いることにより回路がより簡単になり、回路定数のバラツキの影響を少なくできるからである。
[0132]
 逆正接信号を必要がある場合としては、例えば、所望の時間差の2つの時刻に於ける位相の差から周波数を求める場合である。この場合、位相の引算操作時には正接信号では、精度のよい周波数信号を生成できないからである。
[0133]
 実施例6では、正接信号として生成した連続信号をL次逆正接信号に変換するL次近似逆正接回路61を、零近傍逆正接回路60の利用例を用いて説明する。最初に、零近傍逆正接回路60を利用する場合の周辺回路と、零近傍逆正接回路60を構成する3つのL次近似逆正接回路61との間の構成を、図22を用いて説明する。
[0134]
 図22に示す複合回路は、位相分析回路10と、選択回路601と、零近傍逆正接回路60とを備える。位相分析回路10は、副主値位置jsを隣接して挟む位相位置lにおける正接信号群10sl(l=-2、+2)を選択回路601に出力する。選択回路601は、位相分析回路10からの信号群10sl(l=-2、+2)に、-1、0、+1の3つの値の何れか1つを呈するシフト指示信号601qに基づいて、5:3選択処理を施し、得られた隣接する3つの正接信号601rk(k=-1、+1)を対応するL次近似逆正接回路61k(k=-1、+1)に出力する。零近傍逆正接回路60は、選択回路601からの3つの正接信号601rk(k=-1、+1)に、3連零近傍逆正接処理を施し、得られた3つの逆正接信号群60qk(k=-1、+1)を出力する。
[0135]
 零近傍逆正接回路60は、選択回路601からの正接信号群601rk(k=-1、+1)に、基準信号61rを基準にして、L次零近傍逆正接処理を施し、得られた信号60qk(k=-1、+1)を出力する3つの自律分散処理型のL次近似逆正接回路61k(k=-1、+1)からなる。
[0136]
 次に、本題である零近傍逆正接回路61の構成について、図23を用いて説明する。L次近似逆正接回路61は、それぞれの段が入力端子と出力端子と近似基準信号出力端子と近似信号入力端子と基準端子との5端子を有する5端子回路(l段近似回路62l(l=1、L))の基準端子62clを共通とし、残りの4端子を2端子対として従属接続するL段の従属接続回路と近似打切回路63とからなる。ここに近似次数と従属段数は一致する。尚、l次近似回路62l(l=L)の近似基準信号出力端子62dは、開放(NC)とする。
[0137]
 L次近似逆正接回路61は、Lを近似段数とし、正接信号61pを入力する入力端子61aと、L次近似逆正接信号61qを出力する出力端子61bと、基準信号61rを入力する基準端子61cとを有し、l次近似回路62l(l=1)とl次近似回路62l(l=2、L)と近似打切回路63とを備えている。l次近似回路62l(l=1)は、l次近似項生成回路611l(l=1)からなり、l次近似回路62l(l=2、L)は、信号平方回路612により生成される第l段の入力信号の信号平方信号を、当該回路の入力信号とするl次近似項生成回路611l(l=2、L)とを備える。
[0138]
 l次近似項生成回路611lは、図24に示すように、第l次係数信号発生回路6111lと、減算回路6112と、第1乗算回路6113とを備える。第l次係数信号発生回路611lは、端子61cから供給された基準信号61rを基準にして、次数“l”(エル)を2倍した値から1を引いた値で1を除した商“1/(2*l-1)”に比例する第l係数信号6111rを減算回路6112に供給する。
[0139]
 減算回路6112は、第l次係数信号発生回路6111lからの第l係数信号6111rと、端子611eからの第(l+1)次近似信号6112qとに減算処理を施し、得られた減算結果信号6112rを第1乗算回路6113に出力する。第1乗算回路6113は、端子611aからの第l段の入力信号611pと、減算回路6112からの減算結果信号6112rとを乗算し、得られた近似結果信号6113rを端子611bに出力する。
[0140]
 第l段の入力信号611p或は、平方信号613rlは、近似基準信号出力端子611dに出力し、信号平方回路612は、乗算回路の一方入力端子と他方入力端子とに供給された入力信号とを乗算し、得られた平方信号を第l段のl次近似項生成回路611lの端子611aに出力する第2乗算回路613からなる。
[0141]
 近似打切回路63は、L段のl次近似回路62l(l=L)の端子62bLに端子61cから基準信号61rを供給する。
[0142]
 l次近似回路62l(l=1、L)は、k=l-1とし、端子61aを端子62dk(l=1)とも定義し、且つ、信号61pを信号62sk(l=1)とも定義し、且つ、端子61bを端子62ek(l=1)とも定義し、且つ、信号61qを信号62tk(l=1)とも定義して、端子62dk(l=1、L)から端子62al(l=1、L)に供給された信号62sk(l=1、L)と、端子62el(l=1、L)に供給された信号62tl(l=1、L)とに第l近似処理を施し、得られた信号62ql(l=1、L)を端子62bl(l=1、L)から端子62ek(l=1、L)に出力し、且つ、信号62sl(l=1、L)を端子62dl(l=1、L)に出力し、且つ、端子62cl(l=1、L)を端子61cに接続し、信号62tl(l=1、L)を信号61rと同信号とする。近似打切回路63は、端子61cから端子63eと端子63cとを介して、端子62bLに、基準信号61rを出力する。
[0143]
 尚、端子61cに供給される信号61rは、global基準信号1pと同じである。
[0144]
 l次近似回路62l(l=1)は、端子61aに供給された信号61pと、端子611elに供給された信号611tl(62qlと同じ)とに、l次近似項生成処理を施し、得られた信号611qlを端子611blから端子62ekに出力し、且つ、信号611slを端子62dlに出力するl次近似項生成回路611l(l=1)を備える。
[0145]
 l次近似回路62l(l=2、L)は、信号平方回路612l(l=2、L)と、l次近似項生成回路611l(l=2、L)を備える。信号平方回路612l(l=2、L)は、端子62alから端子612alを介して端子613alに供給された信号613plと、端子62alから端子612alを介して端子613blに供給された信号613qlとを乗算し、得られた信号613rlを端子613clから端子612blを介して端子611alに出力する乗算回路613lからなる。
[0146]
 l次近似項生成回路611l(l=2、L)は、端子612blから端子611alに供給された信号611plと、端子62elから端子611elに供給された信号611tl(第(l+1)次近似信号とも言う)とに、l次近似項生成作用を施した信号611qlを端子611blから端子62blに出力し、且つ、信号611slを端子62dlに出力する。
[0147]
 次に、動作を説明する。Lの値が5である5次近似逆正接回路61の入力端子61aに供給される信号61pをxとし、出力端子61bから出力される信号61qをyとすると、xとyとの関係は次式で表される
[0148]


[0149]
 上記の式は、5次の場合であるが、図23を用いて記述した回路内容は、一般的なL次近似の場合である。この回路の特徴は、逆正接変換信号の精度に、後段の従属回路62lの近似信号が直接影響しないように、Gregoryによる逆正接の冪級数展開の式を変形している。また、この回路は、位相区切周波数信号により位相2πをn分割した場合のような零近傍の位相を問題にする場合に、本領が発揮される。本発明ではnとして16分割以上を想定している。n=32なら、更に低い次数で、同じ精度が得られる。
[0150]
 次に、図25を用いてシミュレーション結果を説明する。横軸は、L次近似逆正接回路61の端子61aに入力される正接信号の値である。正接信号が1の場合を、横軸の45°として、その符号が正の領域のみをプロットしている。縦軸は、L次近似逆正接信号yの値を、正確な逆正接信号の値を基準にして、その誤差をppmで記載している。また、実線は5次近似の場合、点線は4次近似の場合をプロットしている。
[0151]
 図25より、位相2πを16分割する多位相区切周波数信号組を用いる場合(n=16)においても、図4に示した区切位置jが、(j-1)、j、(j+1)の3つの隣接する範囲に亘って、十分なる精度を持って、オーバーレンジをしていることが特徴である。このオーバーレンジしていることは、異なる時刻に於ける2つの位相を引算する場合の離散分析値と連続正接値との間の借貸処理時の精度を高めることに利用できる。

産業上の利用可能性

[0152]
 本発明は、位相分析回路及び位相解析回路に適用可能である。

符号の説明

[0153]
2 多位相供給回路
3 多周波供給回路
10 位相分析回路
11 位相離散連続計測回路
20 並列位相シフト回路
21 IQ信号位相シフト回路
30 位相離散連続計測回路
31 正接回路
32 正接生成回路
33 副主値検出回路
34 副商位置検出回路
37 主象限位置検出回路
38 最小位置検出回路
39 正接信号出力回路
40 IQ加算位相計測回路
41 IQ信号加算回路
50 位相解析回路
51 周波数変換直交分離回路
60 零近似逆正接回路
61 L次近似逆正接回路

請求の範囲

[請求項1]
 互に直交する第1のI信号と第1のQ信号からなる入力信号組に対して、互に直交する第2のI信号群と第2のQ信号群からなり且つ各々の信号群が同一周波数で且つ同一振幅で互に位相2πをn分割する位相差を有するn組の信号組からなるn組の多位相区切周波数信号組群の位相差に応じて、並列に位相シフト処理を施し、互に直交する第3のI信号群と第3のQ信号群とからなるn組の位相シフト直交信号組群を生成する並列位相シフト回路と、
 前記並列位相シフト回路からのn組の位相シフト直交信号組に基づき、n個の離散値からなる離散信号群を生成するとともに、前記離散信号群を補間する信号群であって且つn以下の所望の個数k個の連続正接信号群を生成する位相離散連続計測回路と、
を備える位相分析回路。
[請求項2]
 前記並列位相シフト回路は、前記入力信号組と前記n組の多位相区切周波数信号組の内のj番目の組とに位相シフト処理を施し、得られた位相シフト直交信号組を出力するn個のIQ信号位相シフト回路からなり、
 前記n個のIQ信号位相シフト回路は、前記第1のI信号と前記第2のI信号とを乗算することにより第1の積信号を生成する第1乗算回路と、
 前記第1のQ信号と前記第2のQ信号とを乗算することにより第2の積信号を生成する第2乗算回路と、
 前記第1の積信号と前記第2の積信号との加算と減算との一方の演算を施し、得られた一方の位相シフト直交信号を一方の出力端子に出力する第1加減算回路と、
 前記第1のI信号と前記第2のQ信号とを乗算することにより第3の積信号を生成する第3乗算回路と、
 前記第1のQ信号と前記第2のI信号とを乗算することにより第4の積信号を生成する第4乗算回路と、
 前記第3積信号と前記第4積信号との加算と減算との他方の演算を施し、得られた他方の位相シフト直交信号を他方の出力端子に出力する第2加減算回路と、
を備える請求項1記載の位相分析回路。
[請求項3]
 前記位相離散連続計測回路は、
 前記n組の位相シフト直交信号組群の前記第3のI信号と前記第3のQ信号とに基づき前記位相シフト直交信号組群の位置j毎のn組の正接信号群を生成するn個の正接生成回路を有する正接回路と、
 前記n組の位相シフト直交信号組群と前記n組の正接信号群とに基づき前記位相シフト直交信号組群の位置j毎のn個の前記離散信号群を生成し、前記n組の正接信号群と前記n個の離散信号群とに基づきn以下の所望の個数k個の連続正接信号の出力個数をkとし、l1=(1-k)/2、且つ、l2=(k-1)/2としたときに、前記連続正接信号群sk(k=l1、l2)を生成する副主値検出回路と、
を備える請求項1記載の位相分析回路。
[請求項4]
 前記正接生成回路は、供給された前記第3のI信号と前記第3のQ信号の内の他方信号を一方信号で除算し、得られた商信号を出力するアナログ除算回路と、
 前記一方信号を二乗した第1の平方信号と前記他方信号を二乗した第2の平方信号とを合計し、得られた第3の平方信号に対して前記第1の平方信号の値が第1閾値により与えられる値以上である場合には前記商信号を出力し、前記第3の平方信号に対して前記第1の平方信号の値が前記第1閾値により与えられる値未満である場合には、第2閾値に比例する信号を出力する除算範囲制御回路と、
を備える請求項3記載の位相分析回路。
[請求項5]
 前記副主値検出回路は、前記位相シフト直交信号組群と前記正接信号群とに基づき、前記正接信号群の各正接信号の絶対値が最小値となる副商位置を検出し、副商位置信号を得られた前記離散信号群として出力する副商位置検出回路と、
 前記正接信号群と前記副商位置検出回路からの前記離散信号群とに基づき、前記連続正接信号群を生成して出力する正接信号出力回路と、
を備える請求項3記載の位相分析回路。
[請求項6]
 前記副商位置検出回路は、前記位相シフト直交信号組の一方の入力信号の符号が正である第1の状態を検出し且つ前記一方の入力信号の振幅が他方の入力信号の振幅よりも大きい第2の状態を検出した場合には、1からなる主象限位置検出信号を出力し、前記第1の状態の不検出と前記第2の状態の不検出との少なくとも1つに該当する場合には、0からなる主象限位置検出信号を出力するn個の主象限位置検出回路を備える請求項5記載の位相分析回路。
[請求項7]
 前記副商位置検出回路は、n個の最小位置検出回路を備え、
 前記n個の最小位置検出回路は、最小位置検出位置をjとし、k1=mod(j-1、n)とし、且つ、k2=jとし、且つ、k3=mod(j+1、n)として、第1端子k1に供給された第1の正接信号と第2端子k2に供給された第2の正接信号と第3端子k3に供給された第3の正接信号の内の、第2の正接信号の振幅の絶対値又はその平方値が最小となる場合には、1からなる最小位置信号を出力し、前記絶対値又は前記平方値が最小とならない場合には、0からなる最小位置信号を出力する最小振幅検出回路と、
 前記第1端子に供給された信号と前記第3端子に供給された信号との符号が互いに異符号である場合には1からなる異符号検出信号を出力し、前記符号が互いに同符号である場合には、0からなる異符号検出信号を出力する異符号検出回路と、
 前記最小位置信号と前記異符号検出信号とを乗算し、得られた前記副商位置信号を出力する乗算回路と、
を備える請求項5記載の位相分析回路。
[請求項8]
 前記正接信号出力回路は、前記正接信号群に対して、前記副商位置信号に基づき、前記副商位置信号がjsを呈する位相位置に対して、jsの位置と、jsを挟んで、nを法とする位相位置の両側に、(k-1)/2個の信号を出力する出力制御処理を施し、得られたn個の選択正接信号群jk(j=0,n-1)を出力するn個の出力制御回路と、
 kを指定して、k毎に供給された前記n個の選択正接信号を加算し、得られた加算信号を出力するk個の出力加算回路と、
を備える請求項5記載の位相分析回路。
[請求項9]
 さらに、IQ信号加算回路を備え、
 前記IQ信号加算回路は、
 前記n組の位相シフト直交信号組群の互に直交する加算前のI信号群の互に180°シフトした位置の差信号のn個の第1差信号群と、前記第1差信号群の90°シフトした位置の第3差信号群との加算信号群と減算信号群との一方を出力するn個の第1の加減算回路とからなるI信号加算回路と、
 加算前のQ信号群の互に180°シフトした位置の差信号のn個の第2差信号群と、前記第2差信号群の90°シフトした位置の第4差信号群との加算信号群と減算信号群との他方を出力するn個の第2の加減算回路からなるQ信号加算回路と、
を備える請求項1記載の位相分析回路。
[請求項10]
 さらに、周波数変換直交分解回路を備え、
 前記周波数変換直交分解回路は、
 入力端子に入力された入力信号と、多周波区切周波数組群の少なくとも1組の互に直交する一方信号との積信号の差周波数信号と和周波数信号との一方を前記並列位相シフト回路の一方の入力端子に出力する第1の帯域通過濾波器回路と、
 前記入力信号と、前記多周波区切周波数組群の少なくとも1組の互に直交する他方信号との積信号の差周波数信号と和周波数信号との一方を前記並列位相シフト回路の他方の入力端子に出力する第2の帯域通過濾波器回路と、
を備える請求項1記載の位相分析回路。
[請求項11]
 前記正接信号をl次逆正接信号(lを近似段数)に変換するもので、l次近似回路(l=1)とl次近似回路(l=2、L)と近似打切回路とを有するL次近似逆正接回路を備え、
 前記l次近似回路(l=1)は、l次近似項生成回路(l=1)からなり、
 前記l次近似回路(l=2、L)は、信号平方回路により生成される第l段の入力信号の平方信号を、当該回路の入力信号とするl次近似項生成回路l(l=2、L)からなり、
 前記l次近似項生成回路lは、基準信号を基準にして、段数lを2倍した値から1を引いた値で1を除した商“1/(2*l-1)”に比例する第l係数信号を出力する第l次係数信号発生回路と、
 前記第l係数信号と第(l+1)次近似信号とに減算処理を施し、得られた減算結果信号を出力する減算回路と、
 前記第l段の入力信号と前記減算結果信号とを乗算し、得られた近似結果信号を出力する第1の乗算回路とを備え、
 更に、前記第l段の入力信号は、近似基準信号出力端子に出力し、
 前記信号平方回路は、乗算回路の一方入力端子と他方入力端子とに供給された入力信号とを乗算し、得られた前記平方信号を出力する第2の乗算回路からなり、
 前記近似打切回路は、l段のl次近似回路の近信号入力端子(l=L)に前記基準信号を供給することを特徴とする請求項3記載の位相分析回路。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]