قيد المعالجة

الرجاء الانتظار...

الإعدادات

الإعدادات

1. WO2019045999 - PROVIDING EFFICIENT RECURSION HANDLING USING COMPRESSED RETURN ADDRESS STACKS (CRASS) IN PROCESSOR-BASED SYSTEMS

رقم النشر WO/2019/045999
تاريخ النشر 07.03.2019
رقم الطلب الدولي PCT/US2018/046485
‫‫‫‫‫‫‫‫‫تاريخ الإيداع الدولي‬‬‬‬‬‬‬‬‬ 13.08.2018
التصنيف الدولي للبراءات
Description not available in lang ar
G06F 9/38 (2018.01)
التصنيف التعاوني للبراءات
G06F 12/0875
G06F 2212/451
G06F 9/30058
G06F 9/30134
G06F 9/30145
G06F 9/30163
مودعي الطلبات
  • QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
المخترعين
  • KOTHINTI NARESH, Vignyan Reddy; US
  • KRISHNA, Anil; US
الوكلاء
  • OWENS, JR., Bruce, E.; US
بيانات الأولوية
15/690,81230.08.2017US
لغة النشر الإنكليزية (EN)
لغة إيداع الطلب الإنكليزية (EN)
الدول المعيّنة
الاسم
(EN) PROVIDING EFFICIENT RECURSION HANDLING USING COMPRESSED RETURN ADDRESS STACKS (CRASS) IN PROCESSOR-BASED SYSTEMS
(FR) FOURNITURE D'UNE GESTION DE LA RÉCURSIVITÉ EFFICACE À L'AIDE DE PILES D'ADRESSES DE RETOUR COMPRESSÉES (CRAS) DANS DES SYSTÈMES À BASE DE PROCESSEUR
الملخص
(EN)
Providing efficient recursion handling using compressed return address stacks (CRASs) in processor-based systems is disclosed. In one aspect, a processor-based system provides a branch prediction circuit including a CRAS. Each CRAS entry within the CRAS includes an address field and a counter field. When a call instruction is encountered, a return address of the call instruction is compared to the address field of a top CRAS entry indicated by a CRAS top-of-stack (TOS) index. If the return address matches the top CRAS entry, the counter field of the top CRAS entry is incremented instead of adding a new CRAS entry for the return address. When a return instruction is subsequently encountered in the instruction stream, the counter field of the top CRAS entry is decremented if its value is greater than zero (0), or, if not, the top CRAS entry is removed from the CRAS.
(FR)
L'invention concerne la fourniture d'une gestion de la récursivité efficace à l'aide de piles d'adresses de retour compressées (CRAS) dans des systèmes à base de processeur. Selon un aspect, un système à base de processeur fournit un circuit de prédiction de branchement comportant une CRAS. Chaque élément de CRAS dans la CRAS comprend un champ d'adresse et un champ de compteur. Lorsqu'une instruction d'appel est rencontrée, une adresse de retour de l'instruction d'appel est comparée au champ d'adresse d'un élément de CRAS supérieur indiqué par un indice de haut de pile (TOS) de CRAS. Si l'adresse de retour correspond à l'élément de CRAS supérieur, le champ de compteur de l'élément de CRAS supérieur est incrémenté au lieu d'ajouter un nouvel élément de CRAS pour l'adresse de retour. Lorsqu'une instruction de retour est ensuite rencontrée dans le flux d'instructions, le champ de compteur de l'élément de CRAS supérieur est décrémenté si sa valeur est supérieure à zéro (0), ou, si tel n'est pas le cas, l'élément de CRAS supérieur est retiré de la CRAS.
أحدث البيانات الببليوغرافية المسجلة لدى المكتب الدولي