بعض محتويات هذا التطبيق غير متوفرة في الوقت الحالي.
إذا استمرت هذه الحالة ، يرجى الاتصال بنا علىتعليق وإتصال
1. (WO2019045999) PROVIDING EFFICIENT RECURSION HANDLING USING COMPRESSED RETURN ADDRESS STACKS (CRASS) IN PROCESSOR-BASED SYSTEMS
أحدث البيانات الببلوغرافية المتوفرة لدى المكتب الدولي    تقديم ملاحظات

رقم النشر: WO/2019/045999 رقم الطلب الدولي: PCT/US2018/046485
تاريخ النشر: 07.03.2019 تاريخ الإيداع الدولي: 13.08.2018
التصنيف الدولي للبراءات:
G06F 9/38 (2018.01)
Description not available in lang ar
المودعون:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
المخترعون:
KOTHINTI NARESH, Vignyan Reddy; US
KRISHNA, Anil; US
الوكيل:
OWENS, JR., Bruce, E.; US
بيانات الأولوية:
15/690,81230.08.2017US
العنوان (EN) PROVIDING EFFICIENT RECURSION HANDLING USING COMPRESSED RETURN ADDRESS STACKS (CRASS) IN PROCESSOR-BASED SYSTEMS
(FR) FOURNITURE D'UNE GESTION DE LA RÉCURSIVITÉ EFFICACE À L'AIDE DE PILES D'ADRESSES DE RETOUR COMPRESSÉES (CRAS) DANS DES SYSTÈMES À BASE DE PROCESSEUR
الملخص:
(EN) Providing efficient recursion handling using compressed return address stacks (CRASs) in processor-based systems is disclosed. In one aspect, a processor-based system provides a branch prediction circuit including a CRAS. Each CRAS entry within the CRAS includes an address field and a counter field. When a call instruction is encountered, a return address of the call instruction is compared to the address field of a top CRAS entry indicated by a CRAS top-of-stack (TOS) index. If the return address matches the top CRAS entry, the counter field of the top CRAS entry is incremented instead of adding a new CRAS entry for the return address. When a return instruction is subsequently encountered in the instruction stream, the counter field of the top CRAS entry is decremented if its value is greater than zero (0), or, if not, the top CRAS entry is removed from the CRAS.
(FR) L'invention concerne la fourniture d'une gestion de la récursivité efficace à l'aide de piles d'adresses de retour compressées (CRAS) dans des systèmes à base de processeur. Selon un aspect, un système à base de processeur fournit un circuit de prédiction de branchement comportant une CRAS. Chaque élément de CRAS dans la CRAS comprend un champ d'adresse et un champ de compteur. Lorsqu'une instruction d'appel est rencontrée, une adresse de retour de l'instruction d'appel est comparée au champ d'adresse d'un élément de CRAS supérieur indiqué par un indice de haut de pile (TOS) de CRAS. Si l'adresse de retour correspond à l'élément de CRAS supérieur, le champ de compteur de l'élément de CRAS supérieur est incrémenté au lieu d'ajouter un nouvel élément de CRAS pour l'adresse de retour. Lorsqu'une instruction de retour est ensuite rencontrée dans le flux d'instructions, le champ de compteur de l'élément de CRAS supérieur est décrémenté si sa valeur est supérieure à zéro (0), ou, si tel n'est pas le cas, l'élément de CRAS supérieur est retiré de la CRAS.
front page image
الدول المعيّنة: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
المنظمة الإقليمية الأفريقية للملكية الفكرية (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
مكتب البراءات الأوروبي الآسيوي (AM, AZ, BY, KG, KZ, RU, TJ, TM)
المكتب الأوروبي للبراءات (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
المنظمة الأفريقية للملكية الفكرية (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
لغة النشر: الإنكليزية (EN)
لغة الإيداع: الإنكليزية (EN)