قيد المعالجة

الرجاء الانتظار...

الإعدادات

الإعدادات

1. WO2019045786 - SYSTEMS AND METHODS FOR DATA PATH POWER SAVINGS IN DDR5 MEMORY DEVICES

رقم النشر WO/2019/045786
تاريخ النشر 07.03.2019
رقم الطلب الدولي PCT/US2018/027822
‫‫‫‫‫‫‫‫‫تاريخ الإيداع الدولي‬‬‬‬‬‬‬‬‬ 16.04.2018
التصنيف الدولي للبراءات
Description not available in lang ar
Description not available in lang ar
Description not available in lang ar
G11C 7/10 (2006.01)
G11C 8/12 (2006.01)
G06F 1/32 (2006.01)
التصنيف التعاوني للبراءات
G06F 13/16
G06F 3/0625
G06F 3/0638
G06F 3/0673
G11C 11/4072
G11C 11/4076
مودعي الطلبات
  • MICRON TECHNOLOGY, INC [US/US]; 8000 South Federal Way Boise, Idaho 83707, US
المخترعين
  • KANDIKONDA, Ravi Kiran; US
الوكلاء
  • MANWARE, Robert A.; US
  • FLETCHER, Michael G.; US
  • YODER, Patrick S.; US
  • POWELL, W. Allen; US
  • RARIDEN, John M.; US
  • SWANSON, Tait R.; US
  • BAKKER, Jila; US
  • SINCLAIR, JR., Steven J.; US
  • OSTERHAUS, Matthew G.; US
  • DOOLEY, Matthew C.; US
  • HENWOOD, Matthew C.; US
  • KANTOR, Andrew L.; US
  • WIMMER, Lance G.; US
  • BELLAH, Sean J.; US
  • THOMAS, Jim; US
  • CORLEY, David; US
بيانات الأولوية
15/693,17331.08.2017US
لغة النشر الإنكليزية (EN)
لغة إيداع الطلب الإنكليزية (EN)
الدول المعيّنة
الاسم
(EN) SYSTEMS AND METHODS FOR DATA PATH POWER SAVINGS IN DDR5 MEMORY DEVICES
(FR) SYSTÈMES ET PROCÉDÉS POUR DES ÉCONOMIES D'ÉNERGIE DE CHEMIN DE DONNÉES DANS DES DISPOSITIFS DE MÉMOIRE DDR5
الملخص
(EN)
A memory device includes a data path having a data bus. The memory derive further includes a first one-hot communications interface communicatively coupled to the data bus, and a second one-hot communications interface communicatively coupled to the data bus. The memory device additionally includes at least one memory bank, and an input/output (I/O) interface communicatively coupled to the at least one memory bank via the first one-hot communications interface and the second one-hot communications interface, wherein the first one-hot communications interface is configured to convert a first data pattern received by the I/O interface into one-hot signals transmitted via the data bus to the second one-hot communications interface, and wherein the second one-hot communications interface is configured to convert the one-hot signals into the first data pattern to be stored in the at least one memory bank.
(FR)
L'invention concerne un dispositif de mémoire qui comprend un chemin de données comportant un bus de données. Le dispositif de mémoire comprend en outre une première interface de communication 1 parmi n couplée en communication au bus de données, et une seconde interface de communication 1 parmi n couplée en communication au bus de données. Le dispositif de mémoire comprend en outre au moins un bloc mémoire, et une interface d'entrée/sortie (E/S) couplée en communication avec le ou les blocs mémoire par l'intermédiaire de la première interface de communication 1 parmi n et de la seconde interface de communication 1 parmi n, la première interface de communication 1 parmi n étant configurée pour convertir un premier motif de données reçu par l'interface E/S en signaux 1 parmi n transmis par l'intermédiaire du bus de données à la seconde interface de communication 1 parmi n, et la seconde interface de communication 1 parmi n étant configurée pour convertir les signaux 1 parmi n dans le premier motif de données à stocker dans le ou les blocs mémoire.
أحدث البيانات الببليوغرافية المسجلة لدى المكتب الدولي