بعض محتويات هذا التطبيق غير متوفرة في الوقت الحالي.
إذا استمرت هذه الحالة ، يرجى الاتصال بنا علىتعليق وإتصال
1. (WO2019043478) PROTECTION OF LOW TEMPERATURE ISOLATION FILL
أحدث البيانات الببلوغرافية المتوفرة لدى المكتب الدولي    تقديم ملاحظات

رقم النشر: WO/2019/043478 رقم الطلب الدولي: PCT/IB2018/055863
تاريخ النشر: 07.03.2019 تاريخ الإيداع الدولي: 03.08.2018
التصنيف الدولي للبراءات:
H01L 29/06 (2006.01)
Description not available in lang ar
المودعون:
INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, New York 10504, US
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour Portsmouth Hampshire PO6 3AU, GB (MG)
IBM (CHINA) INVESTMENT COMPANY LIMITED [CN/CN]; 25/F, Pangu Plaza No.27, Central North 4th Ring Road, Chaoyang District, Beijing 100101, CN (MG)
المخترعون:
STRANE, Jay, William; US
SADANA, Devendra; US
BELYANSKY, Michael; US
GUO, Dechao; US
CONTI, Richard; US
الوكيل:
WILLIAMS, Julian; GB
بيانات الأولوية:
15/688,15428.08.2017US
العنوان (EN) PROTECTION OF LOW TEMPERATURE ISOLATION FILL
(FR) PROTECTION DE REMPLISSAGE D'ISOLATION À BASSE TEMPÉRATURE
الملخص:
(EN) A semiconductor structure includes a plurality of semiconductor fins on an upper surface of a semiconductor substrate. The semiconductor fins spaced apart from one another by a respective trench to define a fin pitch. A multi-layer electrical isolation region is contained in each trench. The multi-layer electrical isolation region includes an oxide layer and a protective layer. The oxide layer includes a first material on an upper surface of the semiconductor substrate. The protective layer includes a second material on an upper surface of the oxide layer. The second material is different than the first material. The first material has a first etch resistance and the second material has a second etch resistance that is greater than the first etch resistance.
(FR) L'invention concerne une structure semi-conductrice comprenant une pluralité d'ailettes semi-conductrices sur une surface supérieure d'un substrat semi-conducteur. Les ailettes semi-conductrices sont espacées les unes des autres par une tranchée respective pour définir un pas d'ailette. Une région d'isolation électrique multicouche est contenue dans chaque tranchée. La région d'isolation électrique multicouche comprend une couche d'oxyde et une couche de protection. La couche d'oxyde comprend un premier matériau sur une surface supérieure du substrat semi-conducteur. La couche de protection comprend un second matériau sur une surface supérieure de la couche d'oxyde. Le second matériau est différent du premier matériau. Le premier matériau présente une première résistance à la gravure et le second matériau présente une seconde résistance à la gravure qui est plus grande que la première résistance à la gravure.
front page image
الدول المعيّنة: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
المنظمة الإقليمية الأفريقية للملكية الفكرية (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
مكتب البراءات الأوروبي الآسيوي (AM, AZ, BY, KG, KZ, RU, TJ, TM)
المكتب الأوروبي للبراءات (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
المنظمة الأفريقية للملكية الفكرية (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
لغة النشر: الإنكليزية (EN)
لغة الإيداع: الإنكليزية (EN)