بعض محتويات هذا التطبيق غير متوفرة في الوقت الحالي.
إذا استمرت هذه الحالة ، يرجى الاتصال بنا علىتعليق وإتصال
1. (WO2019009167) THIN-FILM TRANSISTOR ARRAY SUBSTRATE AND DISPLAY DEVICE
أحدث البيانات الببلوغرافية المتوفرة لدى المكتب الدولي    تقديم ملاحظات

رقم النشر: WO/2019/009167 رقم الطلب الدولي: PCT/JP2018/024480
تاريخ النشر: 10.01.2019 تاريخ الإيداع الدولي: 28.06.2018
التصنيف الدولي للبراءات:
H01L 29/786 (2006.01) ,G02F 1/1345 (2006.01) ,G02F 1/1368 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/336 (2006.01)
Description not available in lang arDescription not available in lang arDescription not available in lang arDescription not available in lang arDescription not available in lang ar
المودعون:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
المخترعون:
川崎 達也 KAWASAKI, Tatsuya; --
北川 英樹 KITAGAWA, Hideki; --
原 義仁 HARA, Yoshihito; --
前田 昌紀 MAEDA, Masaki; --
伊藤 俊克 ITOH, Toshikatsu; --
今井 元 IMAI, Hajime; --
大東 徹 DAITOH, Tohru; --
الوكيل:
特許業務法人 安富国際特許事務所 YASUTOMI & ASSOCIATES; 大阪府大阪市淀川区宮原3丁目5番36号 5-36, Miyahara 3-chome, Yodogawa-ku, Osaka-shi, Osaka 5320003, JP
بيانات الأولوية:
2017-13193805.07.2017JP
العنوان (EN) THIN-FILM TRANSISTOR ARRAY SUBSTRATE AND DISPLAY DEVICE
(FR) SUBSTRAT DE MATRICE À TRANSISTORS À COUCHE MINCE ET DISPOSITIF D’AFFICHAGE
(JA) 薄膜トランジスタアレイ基板及び表示装置
الملخص:
(EN) The present invention provides a thin-film transistor array substrate with which, even when frame size is reduced, step disconnection of a semiconductor layer of a thin-film transistor element can be prevented. The thin-film transistor array substrate of the present invention is a thin-film transistor array substrate in which a pixel region is provided with a thin-film transistor element, and a terminal region is provided with a terminal. In a cross sectional view of the pixel region, a support base material, an insulating layer, a gate electrode, a gate insulating layer, and a semiconductor layer are arranged in order. In a plan view of the pixel region, a region in which the insulating layer is arranged includes a region in which the semiconductor layer is arranged. In a cross sectional view of the terminal region, the support base material, a lead-out wire led out from the terminal, and the insulating layer are arranged in order.
(FR) La présente invention concerne un substrat de matrice à transistors à couche mince grâce auquel, même lorsque la taille d’armature est réduite, la déconnexion pas-à-pas d’une couche semi-conductrice d’un élément de transistor à couche mince peut être évitée. Le substrat de matrice à transistors à couche mince selon la présente invention est un substrat de matrice à transistors à couche mince dans lequel une zone de pixels comporte un élément de transistor à couche mince, et une zone de borne comporte une borne. Dans une vue en section transversale de la zone de pixels, un matériau de base de support, une couche isolante, une électrode de grille, une couche isolante de grille, et une couche semi-conductrice sont agencés dans cet ordre. Dans une vue planaire de la zone de pixels, une zone dans laquelle est agencée la couche isolante inclut une zone dans laquelle est agencée la couche semi-conductrice. Dans une vue en section transversale de la zone de borne, le matériau de base de support, un câble de sortie sortant de la borne, et la couche isolante sont agencés dans cet ordre.
(JA) 本発明は、狭額縁化を図る場合であっても薄膜トランジスタ素子の半導体層の段切れが防止される薄膜トランジスタアレイ基板を提供する。本発明の薄膜トランジスタアレイ基板は、画素領域に薄膜トランジスタ素子を備え、かつ、端子領域に端子を備える薄膜トランジスタアレイ基板であって、上記画素領域の断面視において、支持基材と、絶縁層と、ゲート電極と、ゲート絶縁層と、半導体層とが順に配置され、上記画素領域の平面視において、上記絶縁層の配置領域は、上記半導体層の配置領域を包含し、上記端子領域の断面視において、上記支持基材と、上記端子から導出される引き出し配線と、上記絶縁層とが順に配置されているものである。
front page image
الدول المعيّنة: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
المنظمة الإقليمية الأفريقية للملكية الفكرية (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
مكتب البراءات الأوروبي الآسيوي (AM, AZ, BY, KG, KZ, RU, TJ, TM)
المكتب الأوروبي للبراءات (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
المنظمة الأفريقية للملكية الفكرية (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
لغة النشر: ياباني (JA)
لغة الإيداع: ياباني (JA)