بعض محتويات هذا التطبيق غير متوفرة في الوقت الحالي.
إذا استمرت هذه الحالة ، يرجى الاتصال بنا علىتعليق وإتصال
1. (WO2018180842) TFT SUBSTRATE, TFT SUBSTRATE PRODUCTION METHOD, AND DISPLAY DEVICE
أحدث البيانات الببلوغرافية المتوفرة لدى المكتب الدوليتقديم ملاحظات

رقم النشر: WO/2018/180842 رقم الطلب الدولي: PCT/JP2018/011294
تاريخ النشر: 04.10.2018 تاريخ الإيداع الدولي: 22.03.2018
التصنيف الدولي للبراءات:
G09F 9/30 (2006.01) ,G02F 1/1343 (2006.01) ,G02F 1/1368 (2006.01) ,H01L 27/32 (2006.01) ,H01L 29/786 (2006.01) ,H01L 51/50 (2006.01) ,H05B 33/02 (2006.01)
Description not available in lang arDescription not available in lang arDescription not available in lang arDescription not available in lang arDescription not available in lang arDescription not available in lang arDescription not available in lang ar
المودعون:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
المخترعون:
岡部 達 OKABE, Tohru; --
錦 博彦 NISHIKI, Hirohiko; --
家根田 剛士 YANEDA, Takeshi; --
الوكيل:
特許業務法人HARAKENZO WORLD PATENT & TRADEMARK HARAKENZO WORLD PATENT & TRADEMARK; 大阪府大阪市北区天神橋2丁目北2番6号 大和南森町ビル Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041, JP
بيانات الأولوية:
2017-06535529.03.2017JP
العنوان (EN) TFT SUBSTRATE, TFT SUBSTRATE PRODUCTION METHOD, AND DISPLAY DEVICE
(FR) SUBSTRAT TFT, PROCÉDÉ DE PRODUCTION DE SUBSTRAT TFT, ET DISPOSITIF D'AFFICHAGE
(JA) TFT基板、TFT基板の製造方法、表示装置
الملخص:
(EN) The present invention achieves stable connection, in a TFT substrate including a semiconductor film in each of a lower layer part and an upper layer part thereof, between a conductor in the lower layer part and a conductor in the upper layer part. The substrate is provided thereon with: a first semiconductor film (6) that functions as a channel for TFT; a first conductor (M1) that is disposed in a layer above the first semiconductor film; an interlayer insulating film (18) that is disposed in a layer above the first conductor; a second semiconductor film (26) that is disposed in a layer above the interlayer insulating film; a second conductor (J2) that is disposed in a layer above the second semiconductor film; an organic insulating film (32) that is disposed in a layer above the second conductor; a third conductor (M3) that is disposed in a layer above the organic insulating film; and a contact hole (CH) that extends through a through-hole (H32) in the organic insulating film and a through-hole (H18) in the interlayer insulating film and reaches the first conductor, wherein the second conductor (J2) and the third conductor (M3) are formed so as to overlap the opening plane (K) of the contact hole, and the third conductor (M3) is in contact with the first conductor (M1) and the second conductor (J2).
(FR) La présente invention réalise une connexion stable, dans un substrat TFT comprenant un film semi-conducteur dans une partie de couche inférieure et une partie de couche supérieure de ce dernier, entre un conducteur dans la partie de couche inférieure et un conducteur dans la partie de couche supérieure. Le substrat est pourvu : d'un premier film semi-conducteur (6) qui fonctionne comme un canal pour TFT ; d'un premier conducteur (M1) qui est disposé dans une couche au-dessus du premier film semi-conducteur ; un film isolant intercouche (18) qui est disposé dans une couche au-dessus du premier conducteur ; un second film semi-conducteur (26) qui est disposé dans une couche au-dessus du film isolant intercouche ; un second conducteur (J2) qui est disposé dans une couche au-dessus du second film semi-conducteur ; un film isolant organique (32) qui est disposé dans une couche au-dessus du second conducteur ; un troisième conducteur (M3) qui est disposé dans une couche au-dessus du film isolant organique ; et un trou de contact (CH) qui s'étend à travers un trou traversant (H32) dans le film isolant organique et un trou traversant (H18) dans le film isolant intercouche et qui atteint le premier conducteur, le second conducteur (J2) et le troisième conducteur (M3) étant formés de manière à chevaucher le plan d'ouverture (K) du trou de contact, et le troisième conducteur (M3) est en contact avec le premier conducteur (M1) et le second conducteur (J2).
(JA) 下層部および上層部それぞれに半導体膜を含むTFT基板において、下層部の導電体と上層部の導電体との安定的な接続を図る。基板上に、TFTのチャネルとして機能する第1半導体膜(6)と、第1半導体膜よりも上層の第1導電体(M1)と、第1導電体よりも上層の層間絶縁膜(18)と、層間絶縁膜よりも上層の第2半導体膜(26)と、第2半導体膜よりも上層の第2導電体(J2)と、第2導電体よりも上層の有機絶縁膜(32)と、有機絶縁膜よりも上層の第3導電体(M3)と、有機絶縁膜のスルーホール(H32)および層間絶縁膜のスルーホール(H18)を通って第1導電体に到るコンタクトホール(CH)とを備え、第2導電体(J2)および第3導電体(M3)がコンタクトホールの開口面(K)と重なるように形成され、第3導電体(M3)が第1導電体(M1)および第2導電体(J2)と接触する。
front page image
الدول المعيّنة: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
المنظمة الإقليمية الأفريقية للملكية الفكرية (الأريبو) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
المكتب الأوروبي الآسيوي للبراءات (EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
المكتب الأوروبي للبراءات (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
المنظمة الأفريقية للملكية الفكرية (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
لغة النشر: ياباني (JA)
لغة الإيداع: ياباني (JA)