بعض محتويات هذا التطبيق غير متوفرة في الوقت الحالي.
إذا استمرت هذه الحالة ، يرجى الاتصال بنا علىتعليق وإتصال
1. (WO2017171807) SEMICONDUCTOR PACKAGE WITH ELECTROMAGNETIC INTERFERENCE SHIELDING USING METAL LAYERS AND VIAS
أحدث البيانات الببلوغرافية المتوفرة لدى المكتب الدولي   

رقم النشر: WO/2017/171807 رقم الطلب الدولي: PCT/US2016/025335
تاريخ النشر: 05.10.2017 تاريخ الإيداع الدولي: 31.03.2016
التصنيف الدولي للبراءات:
H01L 23/552 (2006.01) ,H01L 23/48 (2006.01)
Description not available in lang arDescription not available in lang ar
المودعون:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
المخترعون:
NAIR, Vijay K.; US
RAORANE, Digvijay; US
الوكيل:
BRASK, Justin, K.; US
بيانات الأولوية:
العنوان (EN) SEMICONDUCTOR PACKAGE WITH ELECTROMAGNETIC INTERFERENCE SHIELDING USING METAL LAYERS AND VIAS
(FR) BOÎTIER DE SEMI-CONDUCTEUR À ÉCRAN DE PROTECTION CONTRE LES INTERFÉRENCES ÉLECTROMAGNÉTIQUES UTILISANT DES COUCHES MÉTALLIQUES ET DES TROUS D'INTERCONNEXION
الملخص:
(EN) A semiconductor package is described herein with electromagnetic shielding using metal layers and vias. In one example, the package includes a silicon substrate having a front side and a back side, the front side including active circuitry and an array of contacts to attach to a substrate, a metallization layer over the back side of the die to shield active circuitry from interference through the back side, and a plurality of through-silicon vias coupled to the back side metallization at one end and to front side lands of the array of lands at the other end to shield active circuitry from interference through the sides of the die.
(FR) L'invention porte sur un boîtier de semi-conducteur ayant un écran de protection électromagnétique utilisant des couches métalliques et des trous d'interconnexion. Dans un exemple, le boîtier comprend un substrat en silicium ayant un côté avant et un côté arrière, le côté avant comprenant un circuit actif et un réseau de contacts à fixer à un substrat, une couche de métallisation sur le côté arrière de la puce pour protéger le circuit actif contre les interférences à travers le côté arrière, et une pluralité de trous d'interconnexion traversant le silicium couplés à la métallisation de côté arrière à une extrémité et à des plages de connexion de côté avant du réseau de plages de connexion à l'autre extrémité pour protéger le circuit actif contre les interférences à travers les côtés de la puce.
front page image
الدول المعيّنة: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
المنظمة الإقليمية الأفريقية للملكية الفكرية (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
مكتب البراءات الأوروبي الآسيوي (AM, AZ, BY, KG, KZ, RU, TJ, TM)
المكتب الأوروبي للبراءات (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
المنظمة الأفريقية للملكية الفكرية (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
لغة النشر: الإنكليزية (EN)
لغة الإيداع: الإنكليزية (EN)