GB2011051868 INTEGRATED CIRCUIT INVESTIGATION METHOD AND APPARATUS

1. (WO2012046029) INTEGRATED CIRCUIT INVESTIGATION METHOD AND APPARATUS

National Phase

Latest bibliographic data on file with the International Bureau

Pub. No.:		WO/2012/046029		International Application No.:		PCT/GB2011/051868
Publication Date:		12.04.2012		International Filing Date:		03.10.2011

IPC:

G01R 31/3167 (2006.01)

Applicants:

QUO VADIS LABS LIMITED [GB/GB]; 1 Church Hill London N21 1LS (GB) (For All Designated States Except US).
SKOROBOGATOV, Sergei [GB/GB]; (GB) (For US Only)

Inventors:

SKOROBOGATOV, Sergei; (GB)

Priority Data:

1016627.0		04.10.2010		GB
1102565.7		14.02.2011		GB

Title

(EN) INTEGRATED CIRCUIT INVESTIGATION METHOD AND APPARATUS
(FR) PROCÉDÉ ET APPAREIL PERMETTANT D'EXAMINER UN CIRCUIT INTÉGRÉ

Abstract:

(EN)An apparatus (10) investigates the content of a device under test (26) (DUT) by applying successive sets of digital test signals (48), each for a sampling period, to the device under test (26) and receiving digital result signals (50) resulting from the applied test signals. Analogue sensors (46) are disposed proximate to the device under test (26) to measure, and to provide analogue output (30), indicative of qualities of the device under test (26) as the digital test signals (48) are applied for each sampling period. The analogue output signals (30) are analyzed in a waveform analyzer (36) between successive sampling periods to determine the difference between them. The difference is employed in deciding what next digital test signal (48) to apply. The analogue sensors (46) provide possible indication of the state of the device under test; and any changes in type of activity in the device under test (26). The analogue sensors (46) provide output (30) indicative of one, some or all of: mechanical vibration; timing variation; heat dissipation; temperature; electrical noise, electromagnetic emission, power consumption; and optical or photon emission: within the device under test (26). The apparatus can synchronize applied test signals with one or more signals derived from the device under test (26) to achieve enhanced sensitivity. Some or all of the sensing and controlling elements of the apparatus can be integrated and embedded within one or more co-operative semiconductor integrated circuits.
(FR)L'invention concerne un appareil (10) qui examine le contenu d'un dispositif en cours d'essai (26) (DUT) par l'application de jeux successifs de signaux d'essai numériques (48), chacun au cours d'une période d'échantillonnage, au dispositif en cours d'essai (26), et par la réception de signaux de résultat numériques (50) résultant des signaux d'essai appliqués. Des capteurs analogiques (46) sont disposés à proximité du dispositif en cours d'essai (26) pour procéder à la mesure, et fournir une sortie analogique (30), indiquant des qualités du dispositif en cours d'essai (26) lorsque l'on applique les signaux d'essai numériques (48) pendant chaque période d'échantillonnage. On analyse les signaux de sortie analogiques (30) dans un analyseur de forme d'onde (36) entre des périodes d'échantillonnage successives pour déterminer la différence entre lesdits signaux. On emploie la différence pour décider quel signal d'essai numérique (48) sera ensuite appliqué. Les capteurs analogiques (46) fournissent une indication possible de l'état du dispositif en cours d'essai; et tout changement de type d'activité dans le dispositif en cours d'essai (26). Les capteurs analogiques (46 fournissent une sortie (30) indiquant un des éléments suivants, certains des éléments suivants ou la totalité des éléments suivants : vibration mécanique; variation de minutage; dissipateur de chaleur; température; bruit électrique; émission électromagnétique, consommation d'énergie; et émission optique ou de photons au sein du dispositif en cours d'essai (26). L'appareil permet de synchroniser des signaux d'essai appliqués, avec un ou plusieurs signaux obtenus du dispositif en cours d'essai (26), pour atteindre une sensibilité accrue. La totalité ou une partie des éléments de détection et de commande de l'appareil peut être intégrée et noyée dans un ou plusieurs circuits intégrés à semi-conducteur coopératifs.

Designated States:

AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Org. (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Publication Language:	English (EN)
Filing Language:	English (EN)