US2010038769 PROCESSING WITH COMPACT ARITHMETIC PROCESSING ELEMENT

1. (WO2010148054) PROCESSING WITH COMPACT ARITHMETIC PROCESSING ELEMENT

Latest bibliographic data on file with the International Bureau

Pub. No.:	WO/2010/148054	International Application No.:	PCT/US2010/038769
Publication Date:	23.12.2010	International Filing Date:	16.06.2010
Chapter 2 Demand Filed:	28.04.2011

IPC:

G06F 9/38 (2006.01), G06F 13/14 (2006.01), G06F 9/46 (2006.01)

Applicants:

SINGULAR COMPUTING, LLC [US/US]; 10 Regent Street Newton, MA 02465 (US) (For All Designated States Except US).
BATES, Joseph [US/US]; (US)

Inventors:

BATES, Joseph; (US)

Agent:

PLOTKIN, Robert; Robert Plotkin, P.C. 15 New England Executive Park Burlington, Massachusetts 01803 (US)

Priority Data:

61/218,691		19.06.2009		US
12/816,201		15.06.2010		US

Title

(EN) PROCESSING WITH COMPACT ARITHMETIC PROCESSING ELEMENT
(FR) TRAITEMENT PAR ÉLÉMENT COMPACT DE TRAITEMENT ARITHMÉTIQUE

Abstract:

(EN)A processor or other device, such as a programmable and/or massively parallel processor or other device, includes processing elements designed to perform arithmetic operations (possibly but not necessarily including, for example, one or more of addition, multiplication, subtraction, and division) on numerical values of low precision but high dynamic range ("LPHDR arithmetic"). Such a processor or other device may, for example, be implemented on a single chip. Whether or not implemented on a single chip, the number of LPHDR arithmetic elements in the processor or other device in certain embodiments of the present invention significantly exceeds (e.g., by at least 20 more than three times) the number of arithmetic elements, if any, in the processor or other device which are designed to perform high dynamic range arithmetic of traditional precision (such as 32 bit or 64 bit floating point arithmetic).
(FR)L'invention porte sur un processeur ou autre dispositif, tel qu'un processeur programmable et/ou massivement parallèle ou autre dispositif, comprenant des éléments de traitement conçus pour effectuer des opérations arithmétiques (comprenant par exemple de manière possible mais non nécessaire une ou plusieurs opérations parmi l'addition, la multiplication, la soustraction et la division) sur des valeurs numériques de faible précision, mais de plage dynamique élevée ("LPHDR arithmetic"). On peut mettre en œuvre un tel processeur ou autre dispositif sur une seule puce. Qu'il soit ou non mis en œuvre sur une seule puce, le nombre d'éléments arithmétiques LPHDR dans le processeur ou autre dispositif dans certains modes de réalisation de la présente invention dépasse de manière significative (par exemple, d'au moins 20 fois plus que trois) le nombre d'éléments arithmétiques, s'il en existe, dans le processeur ou autres dispositifs conçus pour effectuer une arithmétique à plage dynamique élevée d'une précision traditionnelle (telle qu'une arithmétique à point flottant à 32 ou 64 éléments binaires).

Designated States:

AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Org. (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Publication Language:	English (EN)
Filing Language:	English (EN)